- ciw - Mail an
ciw
c't-Artikel zum Thema:
Allgemeines:
Als "Chipsatz" bezeichnet man die wichtigsten Komponenten eines Mainboards. Intel führte vor einigen Jahren die Begriffe "Northbridge" und "Southbridge" für die zwei Hauptkomponenten des Chipsatzes ein, mittlerweile spricht Intel von "Hubs": (Graphics) Memory Controller Hub (GMCH/MCH), I/O Hub (ICH), Firmware Hub (FWH).
North- und Southbridge kommunizierten untereinander früher per PCI-Bus, heute kommen proprietäre Schnittstellen (VIA: V-Link, SiS:MuTIOL) und Varianten von Standard-Interconnects (PCI Express, HyperTransport) zum Einsatz.
Die Northbridge verbindet den Prozessor (genauer: den Frontsidebus) mit dem Hauptspeicher, dem AGP- oder PEG-Steckplatz und der Southbridge. AMD64-Prozessoren enthalten bereits den Speichercontroller, also einen Teil der Northbridge-Funktionen.
Die Southbridge dient zum Anschluss der Onboard-Geräte, der Steckkarten und der Peripheriegeräte; heute enthält sie auch die Echtzeituhr (Real Time Clock, RTC) und den batteriegepufferten BIOS-Speicherbereich (auch: NVRAM, CMOS-Speicherbereich). Der PCI-Bus ist hier angebunden, früher auch noch der ISA-Bus . In der Southbridge steckt auch der PIC (Programmable Interrupt Controller) beziehungsweise heute ein APIC (Advanced PIC), der die PCI-Interruptleitungen verwaltet. ATA/ATAPI- bzw. SATA-Festplattencontroller und USB-Controller sitzen ebenso in der Southbridge wie Schnittstellen für Soundchips (AC97, HD-Audio), der Low-Pincount Bus (LPC) für Super-I/O-Chip, TPM (Trusted Platform Module) und BIOS-Flash-EEPROM. Letzteres ist bei neueren Chipsatz-Versionen auch per SPI (Serial Peripheral Interface) angebunden. Die Southbridge bindet auch den System Management Bus (SMBus) an.
Zum Anschluss von Tastatur, Maus, Floppy-Laufwerken, paralleler und seriellen Schnittstellen benötigen viele Southbridges einen speziellen Zusatzbaustein, den "Super-I/O-Chip".
Ebenfalls zum Chipsatz muss man den Flash-EEPROM-Baustein zählen, in dem die BIOS-Software gespeichert ist.
- ciw - Mail an
ciw