Schon länger ist bekannt, dass AMD im nächsten Jahr einige neue Prozessorfassungen einführen will. Das ist unter anderem deshalb nötig, weil die eingebauten Speicher-Controller der Athlon-64-, Sempron- und Opteron-Prozessoren dann für DDR2-RAM statt wie bisher für die erst DDR-Speicher-Generation ausgelegt sein sollen. Außerdem kommen neue Prozessor-Funktionen hinzu, beispielsweise für Virtualisierung und Verschlüsselung/Zugriffschutz (Pacifica/Presidio).

Während bei den Desktop-PC-Prozessoren von einem Sockel namens M2 die Rede ist, der sehr ähnlich wie die aktuellen Sockel-939- und Sockel-940-Fassungen aussehen soll, ist bei den Server- und Workstation-Prozessoren der Opteron-Familie angeblich ein "Socket F" mit 1206 oder 1207 Kontakten geplant. Im Forum der niederländischen Webseite Tweakers.net hat nun ein Teilnehmer Fotos veröffentlicht, die einen solchen Sockel F zeigen sollen. Es handelt sich dabei um eine Fassung für Pin-lose Bauelemente im Land-Grid-Array- (LGA-)Gehäuse.

Solche Fassungen setzt Intel bereits bei den Desktop-PC-Prozessoren Pentium 4, Pentium D und Celeron D ein (LGA775). Auch Intels kommende Dual-Core-Xeon-Generation (Dempsey) wird in LGA-Gehäusen stecken. Das LGA-Kontaktsystem ermöglicht eine festere mechanische Kopplung zwischen Prozessor und Platine und einige Vorteile für hochfrequente Signale. Wegen der präzisen mechanischen Fixierung des wechselbaren Chips kommen LGA-Fassungen übrigens auch für DLP-Chips (Digital Mirror Device, DMD) in Datenprojektoren zum Einsatz. Die vor zwei Jahren von einigen taiwanischen Mainboard-Herstellern vor der Einführung der LGA-Fassungen für Intel-Prozessoren geäußerte Kritik hat sich offenbar nicht bestätigt; damals hieß es, die Sockel seien sehr empfindlich und es sei mit hohen Ausfallquoten zu rechnen. Bei sorgfältiger Behandlung – wie sie übrigens auch bei Prozessoren mit über 1000 Pins sehr ratsam ist – sind LGA-Fassungen zumindest nicht wesentlich empfindlicher als ZIF-Sockel für Prozessoren mit Kontaktpins. Eingeschmierte Wärmeleitpaste lässt sich beispielsweise in beiden Fällen kaum noch restlos entfernen.

Die hohe Zahl der Kontakte hat Spekulationen über deren Sinn geweckt. Im Vergleich zu den bisher 940 Pins sind nun mehr als 250 zusätzliche Anschlüsse am Prozessor vorhanden. Das wäre nur für den Umstieg von DDR- auf DDR2-Technik unnötig, reicht aber wahrscheinlich nicht aus, um zwei weitere DDR2-Speicherkanäle anzubinden – vier gewöhnliche Speicherkanäle pro Prozessor würden sich auch auf den Mainboards kaum unterbringen lassen. AMD hat zwar angekündigt, später bei den Opterons ebenso wie Intel (in der nächsten Xeon-Plattform Bensley) auf Fully-Buffered-DIMMs umzusteigen, doch ist das erst 2007 geplant. Zudem würde ein zweikanaliges FDB-Interface wohl deutlich weniger Leitungen belegen als eine zweikanalige DDR2-Schnittstelle, für ein vierkanaliges FBD-Interface wären also nicht so viele zusätzliche Leitungen nötig. Außerdem hat AMD explizit erwähnt, zunächst auf DDR2-RAM umsteigen zu wollen und erst später (auch?) FBD zu unterstützen. Und schon der Umstieg auf DDR2-Speicher würde jedem einzelnen Kern eines Quad-Core-Opterons potenziell dieselben Speicher-Transferraten zugänglich machen wie heutigen Dual-Core-Versionen: PC2-6400-Speicher aus DDR2-800-Chips erreicht bei 400 MHz ein doppelt so hohes theoretisches Maximum der Datentransferrate (nämlich 6,4 Milliarden Bytes pro Sekunde) wie PC3200-Speicher aus DDR400-SDRAMs.

Falls aber die zusätzlichen Sockel-F-Kontakte nicht der Anbindung zusätzlicher Speicherkanäle dienen, wozu dann? Zur Jahresmitte tauchte das Gerücht auf, AMD wolle die kommmenden Opterons mit einem integrierten PCI Express-Interface ausstatten. Wegen der großen Zahl an Kontakten müsste es sich dann um einen "PCIe Root Complex" mit zahlreichen PCIe-Lanes handeln. Auf den ersten Blick scheint diese Idee nahe zu liegen, denn auch Intels aktuelle Xeon-Chipsätze bieten 24 PCIe-Lanes; der Nvidia Nforce Professional 2200 bringt es zusammen mit seinem Kompagnon 2050 sogar auf mehr als 32 Lanes, sofern mindestens zwei Opterons im Server stecken. Doch selbst wenn die Zahl der in Servern genutzten PCIe-Lanes sicherlich künftig steigen wird, wären die in den Prozessoren eines Multi-Opteron-System integrierten PCIe-Lanes kaum alle sinnvoll nutzbar. Zudem gibt es erste Adapter, die ohne den Umweg über einen weiteren, Latenzzeiten-trächtigen Zwischenschritt direkt an einem HyperTransport-Kanal der Opterons andocken. Die zusätzlichen Kosten für einen integrierten PCIe-Adapter, der nicht in allen Anwendungsfällen sinnvoll nutzbar wäre, machen diese Verwendung der Sockel-F-Kontakte wenig wahrscheinlich, zumindest als Standard-Feature für alle Opteron-Modelle.

Es wäre auch wenig sinnvoll, wenn AMD schon einmal einen neuen, für FBD geeigneten Sockel einführt, ohne diese Funktion auch zu nutzen – die Pinbelegung von DDR2- und FB-DIMMs ist nicht zueinander kompatibel, sodass sich Letztere auch nur auf neuen Mainboards einstecken lassen. Den passenden Speicher-Controller müssten die Opterons außerdem selbst noch mitbringen.

Denkbar wäre allerdings, dass AMD die zusätzlichen CPU-Anschlüsse für weitere HyperTransport-Kanäle nutzt oder die Transferleistung der bisher drei vorhandenen HT-Kanäle durch "Verbreiterung" steigert: HT ist bisher für bis zu 32 aggregierte Links (pro Richtung) spezifiziert, während AMD bei den Opterons bisher aber nur drei 16X16-Kanäle eingebaut hat. Weil pro HT-Link und Richtung ein (differenzielles) Leitungspaar und außerdem zahlreiche Taktsignal-Leitungen nötig sind, könnte eine Verbreiterung der HT-Kanäle oder eine Verdopplung ihrer Zahl durchaus 200 Kontaktpins "konsumieren". Andererseits könnte AMD die externe Transferleistung der Opterons aber auch schlichtweg durch den Umstieg auf HT 2.0 verdoppeln, ohne die Zahl der Kontakte zu steigern.

Als weitere – aber sicherlich nicht letzte – Möglichkeit könnte AMD die zusätzlichen Kontakte auch zur Optimierung der Stromversorgung nutzen. Falls tatsächlich Quad-Core-Opterons in Sockel-F-Bauform erscheinen, dürften diese im Extremfall enorme Spitzenströme ziehen, selbst wenn ihre typische Leistungsaufnahme im Vergleich zu Single- oder Dual-Core-Prozessoren akzeptabel erscheint. Alternativ könnte AMD auch eine zweite Kernspannungs-Versorgung einbauen (Split Power Planes, Split Voltage), um einen zweiten Kern (oder ein zweites Kern-Paar) unabhängig vom anderen separat zu versorgen. Damit ließe sich deutlich Leistung sparen, wenn einige Kerne unter geringer Last ihre Taktfrequenz drosseln – bisherige Doppelkerne mit Stromspar-Funktionen können zwar ihre Taktfrequenz je Kern ändern, nicht aber dessen jeweilige Betriebsspannung. Und erst die Absenkung der Kernspannung bringt eine erhebliche Reduktion der Verlustleistung.

Außer den erwähnten Anwendungen fallen CPU- und Server-Entwicklern aber sicherlich noch zahllose weitere ein, für die man rund 250 Prozessor-Kontakte benutzen kann – solange AMD nicht Klarheit schafft, bleiben alle Mutmaßungen reine Spekulation. Es ist bei den Sockel-Fotos nicht einmal zweifelsfrei klar, ob es sich nicht um einen Scherz handelt. Immerhin scheint es sich bei der abgebildeten CPU-Fassung um ein Produkt der Firma Tyco Electronics zu handeln, die – ebenso wie Hon Hai/Foxconn – LGA-Fassungen fertigt.