Von Wahrscheinlichkeiten und Tunneleffekten

Neue Start-ups mit interessanten neuen Logiktechniken machen auf sich aufmerksam, alte Firmen sind auf Einkaufstour und Intels nächste Prozessorgeneration namens Sandy Bridge wirft ihre grafischen Schatten voraus.

Mal wieder hat es ein kleines Start-up geschafft, ein kräftiges Rauschen im Prozessorblätterwald zu provozieren, sollen doch die geplanten GP5-Prozessoren von Lyric Semiconductor bei bestimmten Aufgaben tausend Mal leistungsfähiger sein als herkömmliche CPUs. Anders als jene arbeiten sie nämlich nicht binär mit Nullen und Einsen, sondern mit Wahrscheinlichkeiten.

Dort, wo ein traditioneller Prozessor viele hundert Transistoren für eine einfache statistische Operation benötigt, sollen bei den Lyric-Chips wenige Gatter für diesen Job ausreichen. Die Prinzipien der Logik beruhen dabei auf den bedingten Wahrscheinlichkeiten, wie sie der englische Mathematiker und Pfarrer Thomas Bayes schon im 18. Jahrhundert formuliert hat. Mit der Vorstellung der „low power logic for statistical inference“, realisiert im normalen CMOS-Prozess mit nur drei Layern, hat sich das Spin-off vom MIT nun auf dem „International Symposium on Low Power Electronics and Design“ der Öffentlichkeit vorgestellt.

Neue Logiktechnik – diesmal von der amerikanischen Ostküste: Der NAND-Chip des MIT-Spin-offs Lyric Semiconductor arbeitet mit Wahrscheinlichkeiten. Und anders als bei den ebenfalls gern vollmundig auftretenden Kollegen von der Quantencomputing-Fraktion, wie etwa der kanadischen Firma D-Wave, um die herum es in letzter Zeit ziemlich still geworden ist, haben sie bereits ein Produkt anzubieten, das gute Marktchancen haben dürfte: eine Fehlerkorrektur für Flash-Chips. Die soll laut Lyric 30-mal kleiner und 10-mal energiesparender sein als herkömmliche Techniken. Mit immer kleiner werdenden Strukturen und immer weniger Elektronen pro Speicherzelle nimmt die Fehlerquote bei den Flash-Chips dramatisch zu, 1:1000 ist derzeit schon üblich, 1:100 dürfte in der nächsten Generation der Standard sein. Und so kommen Lyrics lizenzierbare LEC-Cores möglicherweise wie gerufen, um die Flash-Technik besser gegen die aufkommende Phase-Change-, ReRAM- und Memristor-Konkurrenz zu wappnen. Denn die Fehlerquote ist eine der Schwachstellen der Flashes, die beispielsweise Hewlett-Packard mit den kleineren und laut HP-Fellow Stan Williams auch fehlersichereren Memristoren attackieren will.

Gespeicherter Widerstand

Wenn all die Dinge stimmen, die Williams über die Memristoren – die erst vor wenigen Jahren von ihm erfundenen vierten fundamentalen passiven Bauelemente im Bunde neben Kondensatoren, Widerständen und Spulen – verlauten lässt, wird es spätestens in etwa drei Jahren spannend, wenn man zusammen mit Hynix die ersten mit dieser Technik arbeitenden Speicher herausbringen wird.

Hewlett-Packard hat sich derweil auch auf anderem Gebiet mit Erfolg durchgesetzt, nämlich bei einem lustigen Bieterwettbewerb rund um den Erwerb der Storage-Firma 3Par. Erst wollte Dell ganz unspektakulär für 1,15 Milliarden Dollar die kalifornische Firma erwerben, wurde dann aber urplötzlich von HP mit 1,5 Milliarden überboten. Dell erhöhte – doch das Spiel wiederholte sich dann noch ein paar Mal, bis letztlich HP mit 2,4 Milliarden den Zuschlag erhielt. HP war außerdem auch als potenzieller Käufer des Sicherheitssoftwareanbieters MacAfee im Gespräch. Ziemlich überraschend für die ganze Szene hat dann aber Intel angekündigt, MacAfee zu übernehmen. Nahezu 7,7 Milliarden Dollar will Intel dafür locker machen.

Einmal in Einkaufslaune hat Intel nebenbei nun auch die schon lange in der Luft schwebende Akquisition der Wireless-Solution-Sparte (WLS) von Infineon für den Schnäppchenpreis von 1,4 Milliarden US-Dollar vertraglich mit der deutschen Firma beschlossen. Während Intel für MacAfee also fast das Vierfache von deren Jahresumsatz berappt, konnte Infineon für die WLS offenbar nicht viel mehr als das 1,2-Fache herausschlagen – da hätten die Münchner vielleicht noch etwas pokern sollen.

Auf diese Art bekommt Intel jedenfalls nicht nur erneut Zugang zu ARM-Know-how, sondern kehrt über die Mobilchip-Hintertür wieder in die kleinen Apple-Gerätchen ein, wo die Firma als Prozessorhersteller von Apple zunehmend ignoriert wird, wie etwa zuletzt bei den neuen Apple-TV-Boxen. Auch andere ehemalige Partner rücken ostentativ von Intel ab, etwa LG. Wenige Tage vor Intels Entwicklerkonferenz kündigte nun LG an, ein Smartphone mit Nvidias Dual-Core-ARM-Prozessor Tegra 2 herauszubringen. Auf der CES im Januar wedelte Intel-Chef Otellini noch stolz mit dem geplanten, auf Atom-Moorestown aufbauenden LG-Smartphone GW900. Doch vor dem Stapellauf hat es LG höchstwahrscheinlich aus Frust wegen des Intel/Nokia/Meego-Deals eingestampft.

Durchgetunnelt

Auf der Hot-Chips-Konferenz Ende August hatte sich Intel mit Informationen über neue Architekturen sehr zurückgehalten, denn für die Vorstellung des neuen Erlkönigs Sandy Bridge sollte die jetzt stattfindende Entwicklerkonferenz IDF gedacht sein. Irgendwie tunnelte jedoch bereits vorab ein Exemplar samt passendem Board zu Anand Lai Shimpi (www.anandtech.com) durch. Seine Messergebnisse machen klar, dass die Grafikleistung des fürs erste Halbjahr 2011 geplanten Chips besser ist, als man es Intel bislang zugetraut hatte. Der Core i5 2400 mit vier Kernen (ohne HT) mit 3,1 und im Turbomode 3,4 GHz Takt, 6 MByte L3-Cache und bestückt mit vermutlich gleich zwei Grafikkernen – so genau hatte Anand das nicht herausgefunden – ließ bei einer Vielzahl von Spielen einen AMD Phenom II X4 965 mit Chipsatzgrafik (890X) weit hinter sich und hatte oft auch die Nase vor einer Radeon HD 5450 vorn. Den versprochenen Faktor zwei gegenüber Intels altem Grafikchip konnte die Sandy-Bride-Grafik mehr als einhalten. Laut Anand plant Intel, den Prozessor sowohl mit einem (mit sechs Execution Units) als auch mit zwei Grafikkernen (zwölf Execution Units) zu vermarkten.

In der reinen Rechenleistung hielt sich der Performancezuwachs des Sandy-Bridge-Chips im Rahmen. Gegenüber einem nahezu gleich schnell getakteten Core i7 880 – beide besitzen zwei DDR3-1333-Speicherkanäle und sind für 95 W TDP spezifiziert – lag er zumeist 10 bis 14 Prozent in Front, bei DivX 6.5.3 indes blieb er geringfügig dahinter. Das wundert allerdings nicht: Zum einen funktionierte bei dem Prototyp der Turbo-Modus nicht und zum anderen läuft der neue Prozessor mit bestehender Software mitunter deutlich unter Wert. Seine potenziell erheblichen Performancevorteile kann er erst ausspielen, wenn die Software auch die 256-bittige Vektorerweiterung AVX unterstützt. Aktuelle Software für 128-bittiges SSE, das hatten die Entwickler schon vor geraumer Zeit auf dem IDF in Schanghai eingeräumt, wird wegen der nötigen Maskierungen in der AVX-Einheit daher zuweilen langsamer ablaufen als in den genau passenden SSE-Einheiten der Vorgänger. Aber man kann davon ausgehen, dass Sandy Bridge auf dem IDF schon mit jeder Menge AVX-optimierter Software brillieren wird. (as)