wiki:DigitalerBilderrahmen

Digitaler Bilderrahmen als Embedded-Display

Wieso kostet ein erbärmliches QVGA-LCD-Panel in Farbe mit nur 320x240 Pixeln über 150 Euro, während ein digitaler Bilderrahmen (DPF = Digital Photo Frame) mit höherer Auflösung mitsamt Gehäuse und Kartenleser für nur 30 Kracher über den Tisch geht? Weil von letzterem Millionen gebaut werden. Das Angebot klingt verlockend: DPF kaufen, Display ausbauen und Rest wegwerfen.

Doch halt: Für Embedded-Applikationen höchst ärgerlich ist die hochkomplizierte Ansteuerung der in den meisten Bilderrahmen verbauten billigen Analog-TFT-Panels. "Analog" bedeutet hier, dass das Display keine digitalen Signalpegel (z.B. Farbe RGB in je 4- bis 8-Bit-Breite wie die Industrie-Panels) erwartet, sondern analoge Spannungspegel, die mit etlichen verschiedenen Taktsignalen und Invertierung nach jedem Frame (LCDs vertragen nur Wechselspannung an ihren Pixeln) in die Spaltentreiber getaktet wird. Zudem benötigt ein Analog-Panel drei oder mehr genaue Betriebsspannungen plus Konstanstrom für die LED-Beleuchtung (oder gar Hochspannung für eine CCFL).

browser:Bilder/dpframe.jpg

Mein Trick besteht nun darin, die Ansteuer-Elektronik im Bilderrahmen so zu belassen, wie sie ist -- damit hat man schon mal die taktrichtige Ansteuerung und auch die richtigen Betriebsspannungen. Lediglich die drei Leitungen für das analoge RGB-Signal werden aufgetrennt. So zeigt das Display erstmal ein Graubild. Meine Elektronik synchronisiert sich nun mit den Display-Taksignalen und stellt den RGB-Wert (analog über einen supersimplen R-2R-DA aus 6 Digitalpegeln -- dunkelrot-hellrot, dunkelgrün-hellgrün und dunkelblau-hellblau für 64 Farben) synchron zum Timing so ein, dass der Pegel genau zum jeweiligen Pixel anliegt. Der Bilderrahmen-Prozessor ist nun natürlich fast arbeitslos und erzeugt nur noch die Taktsignale, aber das ist ja schon kompliziert genug.

Für die Ansteuerung des Bilderrahmens braucht man letztlich weniger als 5 Prozent der Logik in einem Spartan-3-FPGA XC3S400 oder anders ausgedrückt rund 100 Zeilen VHDL-Code, an Hardware zusätzlich 9 Widerstände. Wer ohnehin schon ein FPGA in seiner Embedded-Anwendung hat, kommt so äußerst preiswert zu einem Luxus-Display.

Last modified 6 years ago Last modified on Jun 21, 2010, 3:53:57 PM