PWR_ADA_IO

Hallo zusammen,

bei der hier vorgestellten Platine handelt es sich um eine Kombination aus der IFP-, der ADC-IO- und der OUT8-32-Platine. Mit Ausnahme des XPorts sind sämtliche Funktionen der 3 Originalplatinen umgesetzt und auf einer Eurokarte untergebracht. Ein derartiges "Schrumpfen" des Originallayouts setzt natürlich die konsequente Verwendung von SMD-Bauteilen vorraus. Durch das dennoch beschränkte Platzangebot bedingt, mussten 2 der ehemals 5 VG-Leisten weichen. In Anlehnung ans Original, entspricht der Schaltplan bis auf wenige Abweichungen dem der IFP, ADAC-IO und OUT8-32 Schaltungen von cm. Bei der PWR_ADA_IO ist das Massekonzept des Originals 1:1 umgesetzt, somit sind auch hier die Potentiale des Interface- und des ADAC-Teils optisch getrennt. Analog zur OUT8-32-Erweiterungskarte sind die Spannungsteiler an den ADC-Pins bereits auf der Platine vorhanden, jedoch können diese über eine Jumperleiste getrennt werden. Aus Platzgründen wurden aus den einzelnen Portsteckern (4x10pinnig) zwei 20-Polige Steckverbinder, an denen je 2 Ports zusammengefasst sind. Die Spannungsaufbereitung ist auf der Lötseite angebracht und nach den SMD-Gleichrichtern können sowohl Standardspannungsregler, als auch LDOs ihren Dienst verrichten. Die passenden Trafos von Gerth gibts auch in den entsprechenden Sekundärspannungen bei Reichelt. Am Analog_Masse-Konzept des ATMega wurde etwas gefeilt und die Beschaltung der ADCs bezieht sich nun auch auf eben diese. Im Vergleich zum Original ist noch der ein, oder andere Kondensator hinzugekommen, um etwas mehr Störsicherheit zu erreichen. Bedingt durch den Einsatz von D-PAK-Reglern, wurden Kühlflächen hinzugefügt, die den Einsatz von zusätzlichen Kühlkörpern überflüssig machen sollten.

(16.Juni) Update: Layout überarbeitet;
Die Netzrouten wurden nochmals etwas verlegt um einen größeren Isolationsabstand zu erreichen!

(19.Juni) Update: Layout überarbeitet;
Der Abstand der Netzleitungen wurde durch das umplatzieren von Bauteilen im Bereich der Trafos nochmals deutlich vergrößert und sollte jetzt (hoffentlich) kein Problem mehr darstellen. Durch die neue Platzierung der Bauteile geht leider Freiraum am "oberen" Rand der Platine verloren, was eventuell Probleme beim Einschieben in eine Führungsschiene verursachen kann. Würde mich über Meinungen zum neuen Layout freuen!

(30.Juli) Update: Layout überarbeitet;
Nach einer ersten aufgebauten Platine war leider eine Überarbeitung des Layouts nötig. Der Footprint des ATMegas hatte leider noch die DIL-Belegung, also war die Platine bis auf die Spannungsversorgung leider unbrauchbar :( Mittlerweilen ist ein weiterer, völlig überarbeiteter Stand fertig. Neben der Anpassung des Footprints wurden noch viele weitere Verbesserungen im Routing gemacht. An dieser Stelle ein besonderer Dank an Patrick Schäfer, der mir mit vielen vielen Ratschlägen zur Seite stand. Manche Bauteile wurden neu platziert, um Kollisionen zwischen Steckern zu vermeiden und einen Einschub in die Führungsschienen des Racks zu ermöglichen. Weitere Masse-/VDD-flächen machen das Design hoffentlich um einiges störunanfälliger. Zwischen den Trafos schützt nun eine Glassicherung die Platine vor einem ungewollten Hitzetod. Abweichend vom Originalschaltplan wurde die Anbindung der Spannungsteiler an die Analog-Masse "korrigiert" und die Schaltung um den ein, oder anderen Tantal und Entstörkondensator erweitert. Zur Kühlung der Spannungsregler sind jetzt zwei Kupferflächen auf dem TOP-Layer vorgesehen. Alles in allem hat die neue Version, zumindest wenn man aufs Detail achtet, nicht mehr viel mit dem ersten Entwurf zu tun. Ich würde mich wieder über euere Meinung freuen!

(31.Juli) Update: Datenupload;
Hier sind die Files zum neuen Layout. Entschuldigt die miserable Qualität der Layoutfiles, aber eine konvertierung in PDF ergab leider immer ein zu großes File... Ich werde innerhalb der nächsten Tage bessere Files online stellen''

(08. August) Update: Board-Files;
Habe die Layoutfiles durch aktuelle PNGs ersetzt. Die Strichstärke auf dem Silkscreen grenzt zwar immer noch an Körperverletzung, aber das scheint eine Eigenheit des Tools zu sein. Gruß Patrick

(10. August) Update: Schematic/Layout?;
Hallo zusammen! Auf die Anregungen im Forum (Ein Dank an Roddot und siegiathome) habe ich die Zehnerdiode als ADC-Referenz dem aktuellen Stand hinzugefügt. Es ergaben sich nochmal weitere Änderungen an den Flächen, die mehr oder weniger komplett neu angelegt wurden. Mehrere thermal vias sorgen jetzt für eine bessere Kühlung der Spannungsregler. Im 3D-Plot sind die Flächen leider nicht zu sehen, aber ich denke die PNGs vermitteln einen brauchbaren Eindruck!

(02. November) Update: Inbetriebnahme;
Die ersten drei von insgesamt 12 Platinen sind aufgebaut und funktionieren auch so, wie sie sollen. Gruß Patrick

Grüße!