Schnittstelle zwischen Hauptprozessor und Chipsatz. Statt vom Frontsidebus spricht man auch oft vom Processor System Bus (PSB) oder Host Bus. Die Bezeichnung Frontsidebus hat sich bei Prozessoren mit separatem Cache eingebürgert und war bei diesen ursprünglich als Unterscheidung zum Back Side Bus gemeint, der der Anbindung der Cache-Chips diente.
Bei x86-Prozessoren sind 64 Nutz-Datenleitungen beim FSB üblich. Eine nachgestellte Zahl kennzeichnet die Leistungsfähigkeit des FSB und hängt meist indirekt mit dessen Übertragungsfrequenz zusammen:
(ungefähre Transferleistung in 109 Byte/s)
AMD64-Prozessoren haben im eigentlichen Sinne keinen FSB mehr, sondern nutzen eine (oder mehrere) HyperTransport- Schnittstelle(n) mit 16 Datenleitungen und 0,8 bis 1 GHz Taktfrequenz (6,4 bis 8 GByte/s). Die G5-Prozessoren im Apple Power Mac (IBM PowerPC 970) haben einen FSB, der mit der Taktfrequenz skaliert.
Alle x86-Prozessoren erzeugen ihre interne Taktfrequenz über einen festen Multiplikator aus der FSB-Grund-Frequenz; dieser Multiplikator ist bei vielen Typen nicht veränderbar. Deshalb würde etwa ein Pentium 4 3,0 GHz für FSB800 (15 x 200 MHz) bei FSB533 nur mit 2 GHz laufen. Ausnahme: Die für Mobilprozessoren entwickelten Verfahren wie PowerNow! (AMD) oder SpeedStep (Intel) ermöglichen die Umschaltung des Multiplikators im laufenden Betrieb.
Bei älteren Chipsätzen und vielen Server-Chipsätzen laufen FSB und Speicher-Interface typischerweise ausschließlich mit gleicher (Grund-)Taktfrequenz. Bei modernen Desktop-Chipsätzen lassen sich meist bestimmte Teilerverhältnisse einstellen:
(aus Gründen der Lesbarkeit lässt man meist Nachkommastellen weg, meist geht es um Vielfache der Taktfrequenz des konventionellen PCI-Bus von 33,33333 MHz)
Rückfragen und Anregungen zum Glossar bitte an glossar@heise.de.
