Bitrauschen: AMD Ryzen schlägt den Core i

Bitrauschen: AMD Ryzen schlägt den Core i

Trends & News | News

AMDs effizientere und stärkere Ryzen 3000 zieht an Intels Core i vorbei. Die Chip-Hersteller tüfteln derweil an verbesserten Chipstapeln und Lithografiesystemen mit extrem ultraviolettem Licht.

Nun wird es ungemütlich für Intel: Der AMD Ryzen 3000 mit Zen-2-Technik aus der 7-Nanometer-Fertigung macht den Core i-9000 platt. Auch wenn der neue Ryzen nicht in absolut jeder einzelnen Disziplin vorne liegt und der Chipsatz X570 ein bisschen viel Strom schluckt: Der AMD-Champion ist klar das bessere Angebot für schnelle Desktop-PCs (siehe S. 16).

In einem Artikel in der internen Postille „Circuit News“ tröstet Intel die Hausmannschaft und räumt ein, dass AMD einen Treffer gelandet hat. Der via Reddit veröffentlichte Circuit-News-Artikel prognostiziert einen Preiskampf. Der wäre für Intel bei den Desktop-PC-Prozessoren noch verschmerzbar, denn die teuren Core-i-Versionen machen nur einen kleinen Teil des gesamten CPU-Umsatzes aus – und bei Notebooks, von denen viel mehr verkauft werden, steht Intel weiter gut da.

Doch Intel befürchtet offenbar auch bei den profitträchtigen Xeons harte Konkurrenz durch den kommenden „Rome“-Epyc – darin stecken ja fast dieselben 7-nm-Zen-2-Kerne wie im Ryzen 3000, die Intels 14-nm-Prozessoren alt aussehen lassen. Dazu hat „Rome“ noch gewaltigen Vorsprung bei der Kern-Anzahl – bis zu 64 statt 28 – und PCI Express 4.0, das in Servern größere Vorteile verspricht als in Desktop-PCs. Es lässt sich nicht mehr schönreden, dass Intel seine jahrzehntelange Führung bei der Fertigungstechnik verloren hat. Das dürfte harte Konsequenzen zeitigen: Intel schwört die Mitarbeiter auf einen „kulturellen Wandel“ ein, zu dem erhebliche Veränderungen gehören.

Einen Ausblick auf heterogene Multichip-CPUs, mit denen Intel den Rückstand wieder wettmachen will, konnte man auf der Halbleiter-Messe Semicon West sehen. Dort demonstrierte Intel Co-EMIB (Embedded Multi-Die Interconnect Bridge) – eine Technik, mit der sich Prozessoren aus mehreren Foveros-Chipstapeln bauen lassen. EMIB verbindet seit Anfang 2018 bei den Kaby-Lake-G-Prozessoren den Radeon-Grafikchip mit dem 4 GByte großen HBM2-Speicher durch das Trägermaterial. Foveros kommt bei den für Ende 2019 angekündigten Lakefield-Mobilchips zum Einsatz, die aus mehreren übereinandergestapelten Chiplets bestehen.

Im Schnittbild erkennt man die beiden Foveros-Stapel Stack 1 und 2, die durch eine Halbleiterbrücke im Trägermaterial verbunden sind.

Zusätzlich sollen künftig solche 3D-Die-Stapel über das Omni-Directional Interconnect (ODI) nicht nur wie bei EMIB horizontal, sondern auch vertikal miteinander kommunizieren. Deutlich größere Silizium-Durchkontaktierungen (Through Silicon Via, TSV) erlauben es, die obersten Chips mit größeren Stromstärken zu versorgen.

Linux-Entwickler haben erste Detailinformationen zu den bald erwarteten Mobilprozessoren der Familien Ice Lake (Core i7-1065G7, 10 nm) und Comet Lake (Core i5-10210U, 14 nm) veröffentlicht. Sie bestätigen, dass nur die Ice Lakes auch AVX-512-Befehle verarbeiten werden. Beide neuen CPU-Familien haben die Schutzfunktion „MD_Clear“ gegen die ZombieLoad-Sicherheitslücken.

Ein Intel-Entwickler verriet auch schon, dass man nicht allzu überrascht sein sollte, dass sich die jetzt schon beworbene Xe-GPU im Jahr 2020 im Kern nicht ganz so gewaltig von der Gen11-Grafik der Ice-Lake-Prozessoren beziehungsweise der Gen12-GPU im Ice-Lake-Nachfolger Tiger Lake unterscheiden wird. Intel kocht eben auch nur mit Wasser, aber Grafikkerne lassen sich sehr gut parallelisieren – es wird jedenfalls spannend, was ein separater Xe-GPU-Chip mit hunderten EUs tatsächlich gegen GeForce und Radeon reißen kann.

Nvidia plant derweil, kommende 7-nm-GPU-Chips auch bei Samsung einzukaufen – bisher war TSMC der bevorzugte Auftragsfertiger für die High-End-GeForces. Samsung setzt allerdings bereits Lithografie mit kurzwelligem Licht im extremen Ultraviolett (EUV) ein, die höhere Auflösungen verspricht.

Ein Intel-Manager der israelischen Fab 28 deutete in Gesprächen mit Journalisten an, dass man „für EUV neue Fabs bauen muss“, weil die Lithografiesysteme viel mehr Platz benötigen. Das gilt zwar nicht für die nun schon eingesetzten, ersten ASML-EUV-Systeme TwinScan NXE:3400B, aber für Nachfolger, die nicht nur Chips mit 5- und 3-nm-Strukturen, sondern auch darunter effizient belichten sollen. Denn dafür plant die Industrie derzeit EUV-Lithografiemaschinen mit hoher numerischer Apertur (High-NA EUV) von 0,55 statt 0,33 bei den aktuellen Systemen.

Die Firmen ASML und Zeiss entwickeln EUV-Lithografiesysteme mit hoher numerischer Apertur, die derzeit noch riesige Vakuumkammern benötigen. (Bild: Zeiss)

Anamorphe Spiegelsysteme, die das Abbild der Chip-Masken in der einen Achse um den Faktor 4 und in der anderen um den Faktor 8 vergrößern verkleinern, sollen dabei für höheren Durchsatz sorgen. ASML entwickelt derzeit in Kooperation mit Zeiss in Oberkochen die Spiegel für solche High-NA-EUV-Systeme. (chh)

Dieser Artikel stammt aus c't 16/2019.

Kommentare