Prozessorgeflüster

Von felsigen Bächen und neuen Ufern

Trends & News | Prozessorgeflüster

Suns Rock ist tot, es lebe Rock Creek, Intels neuer Experimentierprozessor. AMD will auf der Fachkonferenz ISSCC über neue, abschaltbare Kerne berichten.

Nein, für den produktiven Einsatz ist er nicht gedacht, Intels neuer Prozessor Rock Creek mit dem beeindruckenden offiziellen Namen: Single-Chip Cloud Computer (SCC). Vielmehr soll er zum Erproben neuer Hard- und Softwarekonzepte dienen. Mit 24 Doppelkernen und 24 Routern, angeordnet in einem 6 x 4 großen 2D-Mesh wurde der Cluster auf einem Chip jetzt etwa gleichzeitig in den Weltstädten San Francisco, Peking und Braunschweig der Öffentlichkeit vorgestellt. Joe Schutz, Vizechef der Forschungslabore weltweit, kam dazu in die niedersächsische Forschungsmetropole.

Intels Single-Chip Cloud Computer (Codename Rock Creek) kann auf jedem Kern ein eigenes OS booten.

Schließlich zeichnet Intels hiesiges Lab zusammen mit den Laboratorien in Bangalore/Indien und in Hillboro/Oregon für das Design des in 45 nm gefertigten Chips verantwortlich. Hier hatte man auch schon zuvor den Chip geraume Zeit in einem Feld von FPGAs emuliert und hier bootete er vor wenigen Monaten erstmals. Jetzt wird er ausgiebig validiert. Als Experimentierchip bietet er zahlreiche Konfigurationsmöglichkeiten für die Speicher-Controller, die Router und die Kerne – weitaus mehr, als bei Produktions-Chips üblich. Mit 567 mm2 ist er etwa so groß wie ein Power7, rund doppelt so groß wie ein Nehalem-Quad-Core. Allerdings ist er mit 1,3 Milliarden Transistoren etwas weniger dicht gepackt.

Anders als bei dem früheren Testchip, dem 80-Kerner Terascale Processor (Codename Poseidon), der aus sehr einfachen ALU-artigen Kernen aufgebaut war, sind bei Rock Creek vollständige x86-Kerne eingebaut, ähnlich dem Pentium 55C, aber im Unterschied zu Larrabee auf 32 Bit beschränkt. Ebenfalls anders als bei Larrabee ist auch, dass bei Rock Creek jeder Kern sein eigenes Betriebssystem fahren kann. Das ist derzeit ein angepasstes Linux, aber auch Microsoft engagiert sich stark und liefert Tools. Ob man auf dem SCC Windows zum Laufen bekommt, ist allerdings offen, doch die Microsoft-Forscher haben ja auch diverse andere Betriebssysteme in petto.

Jeder SCC-Kern hat seine eigenen L1-Caches sowie einen 256 KByte großen L2-Cache, jeweils zwei Kerne teilen sich einen Router und einen 16 KByte großen Message-Buffer. Alle zusammen bilden eine sogenannte Kachel (Tile). Für jeweils sechs Kacheln ist ein DDR3-Speicher-Controller vorgesehen.

Die Kommunikation der Kerne untereinander läuft wie in Clustern üblich per Messages. Das traditionelle Shared Memory Model der SMP-Systeme hat den Nachteil, dass mit zunehmender Kernzahl der Overhead durch das Cache-Kohärenz-Protokoll immer größer und das System immer stärker ausgebremst wird. Auf Messages beruhende Modelle haben sich hingegen für größere Ensembles bewährt, sie skalieren bis hinauf auf Hunderte bis Tausende von Kernen. Zusätzliche Mechanismen wie Software-gesteuerte adaptive Cache-Kohärenz können aber SMP-Systeme simulieren. Zudem sind die Message-Buffer zusammen als Shared Memory von insgesamt 384 KByte Größe organisiert, worüber sich dann eine sehr schnelle Kommunikation abwickeln lässt.

Jede einzelne Kachel kann mit unterschiedlichem Takt laufen und die sechs Bänke von jeweils vier Kacheln mit unterschiedlichen Spannungen. Insgesamt kommen so 24 unterschiedliche Spannungsdomänen (auch „Inseln“ genannt) zusammen. Eine weitere Spannungs- und Frequenz-Kontrolle gibt es zudem für die Speicher-Controller und fürs I/O-Netzwerk. So verbrauchen die 48 Doppelkerne nur zwischen 25 und 125 Watt. Takt und Performance und weitere Einzelheiten wollte Joe Schutz allerdings noch nicht preisgeben, das soll der ISSCC vorbehalten bleiben – ISSCC steht hierbei (noch) nicht für „Intel Specific Single-Chip Cloud Computer“, sondern für International Solid-State Circuit Conference. Diese soll im Februar 2010 in San Francisco stattfinden und will ja auch noch ein paar Highlights für sich.

Ebendort will auch AMD über ein weiteres Highlight berichten, über neue x64-Kerne, gefertigt im 32-nm-SOI-Prozess, die über Zero-Power-Gates verfügen sollen, also bei Nichtbetrieb einen Kern nahezu komplett abschalten können – so wie es bei Intels Nehalem mit dem C6-Zustand jetzt schon der Fall ist. Der AMD-Kern soll laut ISSCC-Vorankündigung über 35 Millionen Transistoren – ohne L2-Cache – verfügen, 9,69 mm2 groß sein, über 3 GHz Takt erreichen und zwischen 2,5 und 25 Watt Leistung aufnehmen. Ob es sich um die von AMD angekündigten Kerne Bulldozer oder Llano handeln soll oder etwas anderes, weiß man noch nicht.

Mit AMD hat sich Intel ja inzwischen gütlich geeinigt, aber das Verfahren wegen Marktmissbrauchs in Europa läuft des ungeachtet weiter. Mittlerweile hat der Europäische Bürgerbeauftragte Diamandouros offiziell sein Statement veröffentlicht, das in Teilen schon im Sommer vorab vom Wall Street Journal ausposaunt wurde. Tatsächlich bemängelt Diamandouros eine schlechte Verwaltungspraxis der Kommission, mit der Begründung, sie habe es versäumt, einen ordnungsgemäßen Aktenvermerk über ein Treffen mit dem Computer-Produzenten Dell anzulegen, das mit der Intel-Untersuchung zusammenhing. Er äußerte sich jedoch nicht zu der Frage, ob die Kommission dabei die Verteidigungsrechte von Intel verletzt hatte.

Künftige Anti-Trust-Verfahren sollen aber nun besser dokumentiert werden – das betrifft die langjährige, als Hardlinerin bekannte niederländische Chefin Neelie Kroes wohl kaum noch. Sie übernimmt im Januar 2010 den Bereich Informationsgesellschaft und Medien und leitet dann unter anderem auch die Europäische Agentur für Netz- und Informationssicherheit. Allerdings dürfte sie noch bei der Entscheidung zur Sun-Übernahme durch Oracle mitwirken, bevor dann ihr designierter Nachfolger, der bisherige Finanzchef Joaquín Almunia aus Spanien, die Markthüter-Geschäfte übernimmt. Aber ob der bezüglich Intels früheren Geschäftsgebahrens freundlicher gesonnen sein wird, bleibt abzuwarten.

Kommentare

Anzeige
Anzeige