Prozessorgeflüster

Von Himmel, Sturm und Donner

Trends & News | Prozessorgeflüster

Sky und Storm hier, Thunder da: Die neuen Codenamen der nächsten Prozessorgenerationen stammen offenbar aus dem Bereich der Meteorologie – und da stimmen Vorhersagen ja bekanntlich so gut wie immer …

Eigentlich ist es verdächtig, wenn eine Firma schon über das übernächste Produkt redet, bevor das nächste überhaupt da ist. Etwa wenn Applied Micro ausführlich über X-Gene 2 und 3 mit 16 ARMv8-Kernen referiert, wo man doch schon lange auf das reale Erscheinen von X-Gene 1 auf dem Server-Markt wartet und wohl noch bis Jahresende wird warten müssen. Okay, immerhin hat APM zusammen mit Canonical auf dem Taipeh-Forum von DigiTimes wenige Tage vor der Computex vorgeführt, wie ein X-Gene-Prototyp unter Ubuntu 14.04 LTS mit OpenStack, Memcached und Web-Applikationen läuft.

Zu Beginn der anschließenden Computex hat von den ARMv8-Firmen aber vor allem Cavium auf sich aufmerksam gemacht. Nein, auch dieser Hersteller hat noch kein konkretes ARMv8-Produkt fertig: Cavium zeigte lediglich einen Prototypen in der NephosX-Plattform, kündigte aber eine äußerste ehrgeizige Roadmap für die ThunderX-Familie an. Diese reicht bis hinauf zu 48 selbst designten ARMv8-Kernen mit 2,5 GHz. Erste Produktmuster in 28-nm-Fertigung sollen Ende des Jahres ausgeliefert werden. Anders als bei so manchem vollmundigen Start-up ist Cavium mit seinen rund 900 Mitarbeitern auch schon lange Zeit gut in der Szene verankert und zählt viele bedeutende Partner in den Bereichen Telco, Enterprise Networking, Security, Video …

Für diese Märkte hatte Cavium eigene Prozessoren mit bis zu 48 64-bittigen MIPS-Kernen entwickelt, kennt sich also mit großen Vielkernern und 64 Bit bestens aus. Dass man jetzt vom darbenden MIPS zum prosperierenden ARM wechselt, liegt auf der Hand. Cavium hat den Schwenk zudem durch zahlreiche Kooperationen abgesichert, etwa mit Gigabyte (Server-Barebones) und HP (ProLiant Moonshot), dem Open Compute Project (OCP) sowie Software-Partnern wie Fedora, OpenSuse, Oracle und Xen. Und schließlich ist Cavium wie Nvidia nicht nur ARM-Architekturlizenznehmer, sondern auch OpenPower-Mitglied. So schaut das Cavium Coherent Processor Interconnect (CCPI), mit dem man mehrere ThunderX-Prozessoren verbinden kann, doch sehr nach IBMs CAPI beziehungsweise Nvidias Nvlink aus.

Auch Intel hat sich auf der Computex ein Stück weit selbst überholt: Präsidentin Renée James führte die ersten Tablets mit dem mehrere Monate verschobenen Haswell-Nachfolger Broadwell in 14-nm-Technik vor – die sparsame Ausführung heißt jetzt offiziell Core M (siehe S. 14). PC-Client-Chef Kirk Skaugen bot derweil schon Einblicke in die übernächste Generation „Skylake“, zumindest in die für die Plattform vorgesehene Drahtlostechnik: Sie soll drahtloses Docking mit WiGig (Codename Pine Peak) mit bis zu 7 GBit/s im Nahfeld unterstützen, aber auch drahtloses Laden mit Rezence. Diese Magnetresonanz Ladetechnik hat die Alliance 4 Wireless Power (A4WP) entwickelt, bei der Intel Mitglied ist. Die chinesische Website vr-zone.com hatte schon vorher viele Einzelheiten über die geplanten Skylake-Plattformen verraten. Danach gibt es die Skylake-Prozessor-Linien Y, U H und S mit bis zu vier Kernen und 4-Grafik-„Scheiben“. Das S kennzeichnet die Desktop-Version mit LGA-Fassung und DDR4-Interface.

Später grub vr-zone noch eine weitere interessante Folie zur Sky-Bay-Referenzplattform aus. Diese zeigt, dass Intel offenbar die beim Haswell mit viel Tamtam eingeführten integrierten Spannungsregler (FIVR) wieder aus dem Chip rausgeschmissen und für Kerne, Grafik, I/O und die Systemagenten vier getrennte Zuführungen vorgesehen hat. Lag der Maximalstrom Imax beim Haswell bei 90 A (1,8 Volt), so möchte Skylake jetzt bei Spannungen zwischen 0,95 und 1,15 Volt zusammengerechnet bis zu 170 A geliefert bekommen. Ob Intel das Handling dieser Ströme für einen FIVR vielleicht zu hoch war oder ob es andere Gründe für diesen Gesinnungswechsel gibt – man weiß es nicht.

Skylake-Xeons

Als sogenannter „Tock“-Prozessor verwendet Skylake die gleiche Herstellungstechnik wie sein Vorgänger, nutzt aber eine neue oder erheblich verbesserte Mikroarchitektur. Hier steht bei Skylake die neue Vektoreinheit AVX512 im Vordergrund, auch AVX3.2 genannt. Sie ist in weiten Bereichen kompatibel mit dem kommenden HPC-Prozessor Xeon Phi Knights Landing (KNL). Darüber hinaus wird es aber noch einige Skylake-Spezialitäten geben. So unterstützt Knights Landing beispielsweise kein Transactional Memory.

Man hört, dass der Skylake mit AVX512 gut achtmal so viele Flops schaffen soll wie der erste AVX-Prozessor Sandy-Bridge. Hierfür besitze er nicht nur 512 Bit breite Datenpfade, sondern auch doppelt so große L1- und L2-Caches wie sein Vorgänger, also 64 KByte für L1-I und L1-D sowie 512 KByte für den gemeinsamen L2.

Auf der bevorstehenden International Supercomputing Conference ISC14 in Leipzig wird man sicherlich mehr über die geplanten Xeon-Versionen mit Skylake-Kernen erfahren, vielleicht auch etwas über die Groveport genannte Plattform, in der die ersten Xeon-Phis als selbst bootende Chips erwartet werden. Vorab drang schon durch, dass der Skylake-EP den gleichen gigantischen Socket (mit über 3000 Kontakten) wie der Knights Landing nutzen wird und somit auch weitgehend die gleichen Anschlüsse besitzt. Das betrifft insbesondere die sechs Speicherkanäle für DDR4-2400.

Der größere Skylake-EX-Kollege wird sogar bis zu acht Kanäle aufweisen – allerdings über externe Memory-Buffer angesteuert, so wie bei den EX-Kollegen jetzt auch. Hinzu kommt eine SXP getaufte spezielle Unterstützung für „Non-Volatile Memory“ – das kann Flash, aber auch Phase Change Memory sein. Vielleicht denkt Intel dabei sogar an HPs Memristoren – um die ist es in letzter Zeit allerdings recht still geworden.

PCIe dürfte zunächst noch kompatibel zum KNL auf Version 3.0 mit 36 Lanes verbleiben. Und wie jener in der speziellen Version KNL-F bietet Skylake ein integriertes Fabric Interface (HFI). In der ersten Generation soll dieses ab etwa 2016 zunächst mit 50 GBit/s transferieren. Ein, zwei Jahre später soll die zweite Generation dann mehr als 100 GBit/s leisten. Storm Lake, so der Codename für die Weiterentwicklung der 2012 von Cray eingekauften Interconnect-Technologie.

Auch hier will Intel in naher Zukunft drahtlos werden: Der Umstieg erfolgt allerdings nicht auf Antennen, sondern auf Fasern. Silicon Photonics, so predigt Intel allüberall, gehört die Zukunft: 25 GBit/s pro Faser, 1,6 TBit/s pro Kabel. Das sind wenigstens mal Transferraten. (as)

Artikel kostenlos herunterladen

Anzeige