GCC hat da RISC V Makros für, die allerdings zu Beginn auch nicht so perfekt waren, wie man hier nachlesen kann:
https://github.com/riscv/riscv-gcc/issues/90
RISC V ist halt extrem "Reduced". Was hat man dadurch gewonnen? Die Implementierungen der RISC V ISA mit seinen 11.000 Transitoren für RV32 und 40.000 Transistoren für RV64 sind mathematisch verifizierbar geworden:
Ein Nachteil? Vielleicht!? Was nutzt einem ein Prozessor, der Hardware (IME, Spectre/Meltdown) Sicherheitsprobleme hat???
Den kann ich doch gleich in die Tonne kloppen. Für Internet / Cloud Zeitalter unbrauchbar!