Menü
iX Magazin

Hot Chips: Oracles SPARC M6 als Datenbankmonster

vorlesen Drucken Kommentare lesen 38 Beiträge

Auf jedem Sparc M6 sitzen zwölf Kerne, die je 8 Threads parallel bearbeiten.

Mit dem neuen Sparc M6 will Oracle nicht nur an alte Sun-Erfolge anknüpfen, sondern vor allem ein Komplettpaket aus Servern und Datenbanksoftware schnüren. So geht es beim neuesten Sparc-Sprößling nicht nur um Kerne, Cache und RAM, sondern auch um Zuverlässigkeit und Cluster-taugliche Infrastruktur. Gegenüber dem Vorgänger hat sich die Anzahl der Kerne pro Chip von 6 auf 12 verdoppelt, reicht aber immer noch nicht an die 16 des Sparc T5 heran. Die Anzahl der Threads (alias Strands), die ein Sparc-S3-Kern gleichzeitig ausführen kann, bleibt bei acht. Auch an der Speichermenge pro Sockel (1 TByte) und dem Cache (48 MByte) ändert Oracle nichts. Allerdings kann man nun bis zu 96 Prozessoren miteinander verschalten. Beim T5 sind es 8, beim M5 immerhin 32.

Ein ordentlicher Teil der 4,3 Milliarden Transistoren gehen für Caches und Kohärenzlogik drauf.

Jeder Prozessor hat sieben Coherence Links (CL), über die er direkt mit anderen Prozessoren kommuniziert. Bei 2- und 4-Wege-Systemen unterhält jeder Prozessor mehrere Verbindungen zu seinen Nachbarn. Bis zu acht M6-Prozessoren kann man maximal direkt miteinander verbinden. Darüber hinaus kommen die sechs Scalability Links (SL) eines Prozessors und sogenannte Bixby-Switches zum Einsatz. Alle maximal 96 Prozessoren mit ihren dann 1152 Kernen respektive 9216 Threads arbeiten cache-kohärent.

Bis zu acht CPUs kann man direkt miteinander verschalten.

Ein Bixby-Chip hat je 96 Sende- und Empfangskanäle, die jeweils 16 GBit/s übertragen. Die genaue Größe des in einem 28-nm-Prozess hergestellten ASICs verrät Oracle nicht, aus anderen Angaben kann man aber abschätzen, dass es rund eine viertel Milliarde Transistoren sein müssten. Das schließt die 160 MBit SRAM bereits ein.

Bixby-Schwitches verbinden mehrere Achter-Knoten zu noch größeren Systemen.

Der Sparc M6 selbst bringt es auf 4,27 Milliarden Transistoren, die Die-Fläche ist nicht bekannt. Ein direkter Vergleich mit dem Power8 fällt daher schwer, weil IBM wiederum nur die Die-Fläche beziffert. Beim Speicher-Interface spielen Sparc M6 und Power8 jedenfalls in der gleichen Liga, auch wenn Oracle nicht soviel Aufwand mit Zusatz-Chips und L4-Cache treibt. Stattdessen führt jeder Prozessor 16 DDR-Kanäle direkt nach außen.

Maximal sind 12 Gruppen zu je acht CPUs möglich.

Den Großteil des Chips sichert Oracle mit Prüfsummen und Fehlerkorrekturmechanismen ab.

Laut Oracle besonders wichtig für Datenbanken sind nicht nur spezielle Befehlssatzerweiterungen für Oracle-Software sondern auch die RAS-Funktionen für Zuverlässigkeit und Wartbarkeit. So sichern Prüfsummen und ECC-Mechanismen praktisch jede Datenübertragung und jede Rechenoperation ab. Sofern möglich werden die Fehler On-the-fly korrigiert. Zur Not werden ein Thread und alle zugehörigen Daten als "vergiftet" markiert. Bei Bedarf klinken die RAS-Mechanismen einzelne Cache-Lines, DIMM-Riegel oder gar Kerne aus und aktivieren Reserven. Fallen einzelne S- und C-Links oder ganze Bixby-Chips aus, übernehmen andere die Arbeit, das System bleibt funktionsfähig. Ausgefallene Switches oder ganze 8-Prozessorknoten kann man im laufenden Betrieb tauschen. (bbe)