Core i-12000 „Alder Lake“: Hybrid-Design bei CPUs soll Intel nach vorne bringen

Mit acht schnellen und acht effizienten Kernen will Intel bei Desktop-PCs wieder konkurrenzfähig werden. Die Threadverteilung übernimmt die CPU dabei selbst.

Lesezeit: 6 Min.
In Pocket speichern
vorlesen Druckansicht Kommentare lesen 240 Beiträge

(Bild: Intel)

Von
  • Christian Hirsch

Intels nächste CPU-Generation soll vor allem bei Desktop-Prozessoren verlorenen Boden wieder gut machen. Die ersten Core i-12000 werden frühestens in zwei Monaten erwartet, der Chiphersteller hat aber bereits vorab einige Einblicke in die Architektur und Aufbau der unter der Bezeichnung „Alder Lake“ entwickelten Prozessoren gewährt. Sie sind nicht nur die ersten Desktop-Prozessoren von Intel, die in 10-Nanometer-Technik (Intel 7) vom Band laufen, sondern es handelt sich zudem um ein Hybrid-Design aus schnellen und effizienten Kernen, ähnlich wie bei ARM-Prozessoren mit big.LITTLE-Design oder dem indirektem Vorgänger, dem glücklosen Mobilchip Lakefield.

Die Desktop-Varianten bestehen aus bis zu acht auf Performance und niedrige Latenz optimierten Kerne mit Golden-Cove-Architektur, die Intel auch als P-Cores bezeichnet, sowie aus acht auf Effizienz und Durchsatz getrimmten E-Cores mit Gracemont-Architektur. Auf dem Halbleiter-Die befinden sich weiterhin ein bis zu 30 MByte großer Level-3-Cache, eine Xe-Grafikeinheit mit 32 Execution Units sowie ein PCI Express Root Hub. Erstmals stellt dieser für Grafikkarten 16 PCIe-5.0-Lanes bereit, wodurch sich der Durchsatz verglichen mit PCI Express 4.0 verdoppelt. Die vier weiteren Lanes für M.2-SSDs arbeiten wie bisher mit PCIe-4.0-Tempo.

(Bild: Intel)

Die größten Änderungen hat Intel an den Effizienz-Kernen vorgenommen. Sie sind eine direkte Fortentwicklung der Tremont-Kerne, die in aktuellen Billig-CPUs der Serien Celeron und Pentium J/N zum Einsatz kommen. Obwohl vier Gracemont-Cores nur die Chipfläche eines P-Kerns einnehmen, sollen sie erheblich leistungsfähiger als die Vorgänger aus der Atom-Entwicklungsabteilung sein. Intel verspricht, dass ein E-Kern bei vergleichbarer Energieaufnahme 40 Prozent mehr Performance liefert als ein Kern der 2015 vorgestellten Skylake-Architektur (Core i-6000).

Das erreicht Intel durch einen massiven Ausbau: Im Frontend verdoppelt sich der L1-Instruktions-Cache von 32 auf 64 KByte. Die Einheit der Sprungvorhersage nimmt nun bis zu 5000 Einträge auf. Wie bisher gibt es zwei parallele Dekoder-Einheiten, die jeweils bis zu drei x86-Befehle gleichzeitig in Mikro-Ops übersetzen können.

(Bild: Intel)

Das Backend kann nun fünf Micro-Ops auf 17 Ausführungs-Ports verteilen. Die Tremont-Vorgänger hatten davon lediglich 10. So gibt es vier Integer-ALUs, je zwei Load- und Store-Adress-Generation-Units (AGUs), zwei Jump-Ports, je zwei Einheiten, um Integer- und Gleitkomma- beziehungsweise Vektordaten zu speichern, und drei Gleitkomma-Einheiten. Zwei davon können nun auch 256 Bit breite AVX2-Befehle sowie die Vektorbefehle VNNI für KI-Anwendungen abarbeiten. Die Größe des L1-Datencache bleibt unverändert bei 32 KByte, jeweils vier Kerne teilen sich einen 4 MByte großen L2-Cache.

Bei den leistungsstarken P-Kernen Golden Cove handelt es sich um die Nachfolger der Willow-Cove-Vorgänger, die in den Mobilprozessoren der aktuellen 11. Core-i-Generation „Tiger Lake“ stecken. Auch dort geht es in die Breite, was zu einer um 19 Prozent höheren Leistung pro Taktzyklus verhelfen soll. Im Frontend legt die Zahl der Decoder von vier auf sechs zu. Der Micro-Op-Cache liefert nun bis zu 8 statt bisher 6 Micro-Ops. Der Übersetzungspuffer (Translation Lookaside Buffer, TLB) kann doppelt so viele Speicheradressen wie bisher aufnehmen.

Im Backend verteilt der Scheduler nun sechs Mikro-Ops. Zugleich spendiert Intel den Golden-Cove-Kernen zwei weitere Ausführungsports, sodass es nun insgesamt 12 sind. Dabei handelt es sich um einen weiteren Load-Port und um eine fünfte Integer-Einheit.

(Bild: Intel)

Die Gleitkommaeinheiten erhielten ebenfalls ein Update, sie unterstützen nun auch FP16-Datentypen mit halber Genauigkeit. Zwei der drei FMA-Einheiten beherrschen nun auch schnelle Addition (FADD). Eine der FMA-Einheiten ist 512 Bit breit. Allerdings wird bei Alder Lake AVX512 inaktiv sein, dies bleibt den künftigen Server-Prozessoren Sapphire Rapids vorbehalten. Die Befehlserweiterung AMX (Advanced Matrix Extensions) beschleunigt vor allem KI-Befehle und kann nun 2048 statt 256 Int8-Operationen gleichzeitig abarbeiten. Während Intel den Desktop- und Mobilchips 1,25 MByte L2-Cache pro Kern spendiert, erhalten die Golden-Cove-Kerne bei Sapphire-Rapids 2 MByte Cache.

Damit die Threads der einzelnen Anwendungen auf den optimalen Kernen laufen, baut Intel einen Thread Director in die Alder-Lake-Prozessoren ein. Dieser entscheidet dynamisch im Nanosekundenbereich je nach Kernauslastung und verwendetem Code, welcher Thread einem P- oder E-Kern zugeordnet wird. So soll sichergestellt werden, dass performante Software maximale Leistung erhält, ohne von Hintergrundanwendungen ausgebremst zu werden, die auf den effizienten Kernen besser aufgehoben wären. Diese Informationen übergibt der Thread Director dann an den Scheduler des Betriebssystems. Ihre optimale Performance und Effizienz erreichen die Alder-Lake-Prozessoren deshalb erst unter Windows 11.

(Bild: Intel)

Geplant sind zunächst die Desktop-Varianten für die CPU-Fassung LGA1700, die wohl Ende Oktober erscheinen. Zudem wird es Anfang 2022, vermutlich zur IT-Messe CES, Mobilchips mit weniger Kernen, aber stärkerer Xe-GPU mit 96 Execution Units sowie integrierten Thunderbolt-4-Controllern geben. Der Speichercontroller von Alder Lake kann deshalb mit DDR5-4800 und LPDDR5-5200 umgehen, ist aber auch abwärtskompatibel zu DDR4-3200 und LPDDR4X-4266.

Mehr von c't Magazin Mehr von c't Magazin

(chh)