zurück zum Artikel

PCIe-Roadmap: 5.0-Zertifizierung in Kürze, 6.0 auf der Zielgeraden

|

Schon kurz nach PCIe 4.0 kommt PCIe 5.0 – und auch PCIe 6.0 ist schon auf einem guten Weg.

Al Yanes, der Chef des Standardisierungsgremiums PCI-SIG, hat im Rahmen der alljährlichen – und diesmal wegen der Corona-Pandemie virtuell abgehaltenen – Mitgliederversammlung den Stand der Dinge rund um die PCIe-Standards 4.0, 5.0 und 6.0 zusammengefasst.

Das Regelwerk rund um PCIe 5.0 ist bereits seit Mai 2019 finalisiert, doch so richtig geht es erst jetzt los: In Kürze sollen die Compliance Tests definiert sein, mit denen sowohl die Einhaltung der Norm an sich als auch die Interoperabilität zwischen Komponenten verschiedener Hersteller überprüft wird. Zum Vergleich: Einige Hersteller wie AMD (Ryzen 3000, Epyc) oder IBM (Power9) bewerben und verkaufen schon seit geraumer Zeit Hardware gemäß der anno 2017 verabschiedeten PCIe-4.0-Norm, doch die offiziellen Compliance Tests zu PCIe 4.0 wurden erst im August 2019 gestartet.

PCI-SIG

(Bild: PCI-SIG)

PCIe 5.0 ist technisch eng mit mit den Vorgängern 4.0 und 3.0 verwandt: Alle drei nutzen eine 128b/130b-Signalkodierung. Die größten Unterschiede gibt es hinsichtlich der geforderten Signalqualität in der gesamten Kette zwischen Host und Device. So sind die bis PCIe 3.0 zulässigen passiven Riser-Karten in höheren Revisionen praktisch abgeschafft worden, weil sie eine zusätzliche Steckverbindung mitbringen, die das Signal zu sehr dämpft. Zur Regenerierung der Signale müssen ab PCIe 4.0 häufiger sogenannte Redriver-, Repeater- und Retimer-Bausteine zum Einsatz kommen, etwa bei längeren Leitungspfaden auf Mainboards oder für Kabelverbindungen wie OCuLink.

Yanes erwartet eine schnelle Ablösung von PCIe 4.0 durch PCIe 5.0, weil es im Server- und HPC-Bereich weiterhin einen hohen Bedarf an Bandbreite gibt. Manche Firmen, die bislang keine PCIe-4.0-Lösung anbieten, könnten die Stufe sogar überspringen und gleich auf PCIe 5.0 gehen. Jeder neue PCIe-Standard ist wie gehabt vollständig abwärtskompatibel; je nach Signalqualität und Fähigkeiten der beteiligten Komponenten kann die Verbindung also auch nur mit PCIe-1.0-Geschwindigkeit betrieben werden.

Die derzeit modernste PCIe-Version 6.0 befindet sich aktuell noch in der Enwicklung. Seit Februar 2020 befindet sich der Standard in Revision 0.5. Revision 0.7 soll bis Jahresende folgen und die finale Spezifikation im Laufe des Jahres 2021.

Um die versprochene erneute Verdopplung der Datenrate auf 64 GT/s zu erreichen [1], stehen wieder größere technische Änderungen an. So sieht PCIe 6.0 erstmals die Nutzung von Pulsamplitudenmodulation (PAM-4) sowie die Implementierung einer vorausschauenden Fehlerkorrektur (RS-FEC) vor. Dadurch wird die Netto-Bandbreite nicht exakt verdoppelt, sondern etwas geringer ausfallen.

Bereits im vergangenen Sommer hatte Yanes angemerkt, dass schnellere Standards wie PCIe 6.0 nicht nur in Servern, sondern auch in Mobilgeräten Vorteile bringen [2]: Wenn man SSDs in Notebooks beispielsweise über eine statt wie bislang üblich bis zu vier PCIe-Lanes anbindet, könne man dadurch nicht nur den Energieverbrauch drücken, sondern auch das Board-Layout vereinfachen.

Solche Gedankenspiele sind allerdings eher mittel- als kurzfristig zu verstehen. Während AMD bei Desktop-Systemen bereits mit den Ryzen-3000-Prozessoren PCIe 4.0 unterstützt, ist die später gestartete Notebook-Generation Ryzen 4000 auf PCIe 3.0 limitiert – und AMD hat diese Entscheidung ebenfalls mit Energiesparen begründet. Die Situation ist eher mit der von GPUs zu vergleichen: Viele Grafikchips werden in Notebooks mittlerweile mit x8 statt x16 angebunden, weil das ausreicht beziehungsweise der Flaschenhals wo anders liegt.

[3]

Fragen zu dem, was nach PCIe 6.0, wollte Yanes noch nicht beantworten. Mehr könne man voraussichtlich in einem Jahr sagen, wenn die Spezifikation zu PCIe 6.0 fertig gestellt sei. Womöglich tauchen bis dahin neue Anforderung auf, die man adressieren solle/müsse – etwa Cache-Koherenz. Grundsätzlich werde man weiterhin versuchen, die Grenzen der Physik auszuloten und mehr Bandbreite zu ermöglichen: In einigen Laboren würden derzeit bereits 112 GT/s über Kupferleitungen laufen... (mue [4])


URL dieses Artikels:
https://www.heise.de/-4771794

Links in diesem Artikel:
[1] https://www.heise.de/meldung/PCIe-6-0-verdoppelt-Datendurchsatz-erneut-4450314.html
[2] https://www.heise.de/meldung/FMS-PCIe-6-0-auch-fuer-Notebooks-4490595.html
[3] https://www.heise.de/ct/
[4] mailto:mue@ct.de