Menü

AMD überarbeitet Prozessor-Roadmap für Desktop-PCs und Notebooks

Lesezeit: 2 Min.
In Pocket speichern
vorlesen Druckansicht Kommentare lesen 39 Beiträge
Von

Mit "Conesus" soll 2009 ein 25-Watt-Mobilprozessor kommen

Im Vergleich zu den komplizierten Präsentationsfolien vom letztjährigen Financial Analyst Day hat AMD die Prozessor-Roadmaps für die Jahre 2009, 2010 und 2011 drastisch vereinfacht. Anscheinend sind aber nicht alle CPU-Varianten dargestellt, denn höchstwahrscheinlich will AMD auch 2009 noch Dual-Core-Prozessoren für Desktop-Rechner fertigen, doch die fehlen in der Grafik. Deneb, einen 45-nm-Quad-Core mit 4× 512 KByte L2-Cache und 6 MByte L3-Cache, also (abgesehen vom L1-Cache) insgesamt 8 MByte Cache, hat AMD als Phenom II X4 bereits angekündigt. Die Variante Propos (im letzten Jahr noch Propus) genannt, hat ebenfalls vier Kerne, aber keinen L3-Cache, also insgesamt 2 MByte Cache. Beide CPU-Versionen sollen wohl im AM2+-kompatiblen AM3-Gehäuse erscheinen.

Deneb und Propos will AMD auch im Jahr 2010 ausliefern; das könnte bedeuten, dass AMD die Taktfrequenzen deutlich über die zunächst als Maximum erwarteten 3 GHz hinaus steigern will, um lukrative Preise gegen den Konkurrenten Intel durchsetzen zu können. Nach Informationen der EETimes belegt der mit dem Shanghai-Opteron weitgehend identische 45-nm-Phenom 253 Quadratmillimeter Chipfläche und liegt damit zwischen einem Quad-Core aus zwei von Intels Penryn-Kernen (214 Quadratmillimeter) und einem Core i7 (263 Quadratmillimeter), die Intel aber auf billigeren "Bulk-Silicon"-Wafern herstellt.

Erst 2011 soll der 32-Nanometer-Prozessor Orochi mit mehr als vier Kernen den Phenom II X4 in High-End-Desktop-PCs ablösen. Im gleichen Jahr sollen die ersten der ursprünglich einmal für "frühestens 2008" angekündigten Fusion-Kombiprozessoren erscheinen, bei denen CPU- und GPU-Kerne auf einem Chip (oder als System-on-Chip in einem Gehäuse) sitzen. Fusion bleibt damit zunächst ein Name für ein Konzept, zu dem auch "ausgewogene" PC-Plattformen aus diskreten Komponenten oder mit Chipsatzgrafik gehören. Möglicherweise kommen Intels Systems-on-Chip (Havendale/Auburndale) dann deutlich früher als die nun von AMD unter den Codenamen Llano (4 Kerne plus GPU, Desktop-PC und kräftige Notebooks) und Ontario (2 Kerne plus GPU für schlanke Mobilrechner und Mini-Notebooks) angekündigten Kombiprozessoren.

Für Notebooks will AMD 2009 und 2010 jeweils zwei neue Prozessoren vorstellen. Bei Caspian scheint es sich schlichtweg um einen 45-nm-"Shrink" des aktuellen Turion Ultra (Griffin) zu handeln, er erscheint mit der Plattform namens Tigris im zweiten Halbjahr 2009. Conesus ist noch ein 65-nm-Prozessor, der aber mit weniger als 25 Watt TDP auskommen soll und in einem Ball-Grid-Array-(BGA-)Gehäuse zum direkten Auflöten auf das Mainboard besonders kompakter Notebooks steckt. Diese Plattform heißt Yukon und soll im ersten Halbjahr 2009 starten.

2010 ist dann der erste mobile Quad-Core von AMD eingeplant (Champlain); die sparsameren BGA-Chips führt AMD dann mit Geneva weiter, beide sollen DDR3-SDRAM anbinden. 2011 kommt dann die erwähnte Ontario-Ablösung mit 32-nm-Strukturen im BGA-Gehäuse.

Die Ankündigung der Kombiprozessoren erst für die 32-nm-Chipgeneration im Jahr 2011 passt zu früheren Spekulationen, wonach diese Prozessoren nicht von Auftragsfertigern wie TSMC oder UMC, sondern von AMD selbst gefertigt werden sollen – aber eben vom bis dahin abgespaltenen AMD-Fertigungszweig und möglicherweise auf billigerem "Bulk Silicon" statt auf SOI-Wafern. Die CPU-Kerne in Llano und Ontario sollen dann zur Bulldozer-Generation gehören – auch diese Information passt zu früheren Spekulationen. Nicht genau geklärt ist, ob AMD dann die einstmals angekündigten SSE5-Befehlssatzerweiterung einbaut oder doch auf Intels Advanced Vector Extensions (AVX) setzt, die 2010 mit Sandy Bridge debütieren sollen. Bis 2011 muss AMD das Cross-Licensing-Abkommen mit Intel neu aushandeln, davon dürfte auch die Entscheidung zwischen SSE5 und AVX abhängen. Intels kommende Ct-Compiler (C for Throughput Computing) sollen Larrabee-Grafikchips als Co-Prozessoren einbinden und später AVX-Prozessoren nutzen. (Erich Bonnert) / (ciw)