Menü
c't Magazin

ARM stellt neuen SoC-Prozessorkern Cortex-A7 vor

Von
vorlesen Drucken Kommentare lesen 21 Beiträge

Cortex-A7, hier als Quad-Core

(Bild: ARM)

Der neue ARM-Prozessorkern Cortex-A7 MPCore beherrscht alle Funktionen des leistungsfähigen Cortex-A15 MPCore, soll aber sparsamer rechnen und weniger Siliziumfläche belegen. Während der Cortex-A15 (Eagle) für bis zu 2,5 GHz ausgelegt ist, soll es der Cortex-A7 bei Implementierung in 28-Nanometer-Fertigungstechnik auf "1 GHz+" bringen und liegt damit näher am weit verbreiteten Cortex-A8 beziehungsweise dessen Multi-Core-tauglicher Variante Cortex-A9 MPCore.

ARM vergleicht Cortex-A7 und den älteren Cortex-A8 bei 1 GHz, wobei aber der jüngere Kern in 28-nm-Technik und der ältere in der aktuellen 40-nm-Fertigungstechnik implementiert wurde. Bei diesem Vergleich, also gleicher Taktfrequenz, liefert der Cortex-A7 zwar nur etwa ein drittel mehr Performance, rechnet aber fast um den Faktor 6 effizienter. Während der Cortex-A15 (ebenso wie der A9) eine Out-of-Order-Pipeline nutzt, arbeiten Cortex-A7 und Cortex-A8 In-Order – das spart Strom.

Ein Cortex-A7-Kern belegt bei 28-nm-Fertigung lediglich 0,5 Quadratmillimeter Siliziumfläche eines Systems-on-Chip (SoC). ARM geht davon aus, dass der Cortex-A7 etwa ab 2013 in billigen Smartphones auftaucht. Er ist aber auch als "Stromspar-Zusatzkern" für leistungsfähige Cortex-A15-SoCs gedacht: Solange nur wenig CPU-Performance gebraucht wird, rechnen die besonders effizienten Cortex-A7-Kerne. Ist mehr Rechenleistung nötig, springen die Cortex-A15-Cores ein. Die CPU-Kerne sind dazu untereinander über den gemeinsam genutzen L2-Cache und den Cache-kohärenten AMBA-4-Bus verknüpft (AMBA 4 AXI Coherency Extensions, ACE). ARM nennt das Kombi-Core-Konzept big.LITTLE Processing. Ähnliche Ideen wollen Marvell beim Armada 628 und Nvidia beim Tegra Kal-El realisieren. TI hingegen kombiniert beim OMAP5 zwei Cortex-A15 mit zwei Cortex-M4.

Ebenso wie der Cortex-A15 kann der A7 über einen Hypervisor auf einen Hauptspeicher mit mehr als 4 GByte Kpazität zugreifen (LPAE ). (ciw)