zurück zum Artikel

Erster ARM-Prozessorkern mit Simultaneous Multi-Threading

ARM Cortex-A65AE "Automotive Enhanced" mit Simultaneous Multi-Threading (SMT)

ARM Cortex-A65AE "Automotive Enhanced" mit Simultaneous Multi-Threading (SMT)

(Bild: ARM)

Der ARM64-Kern Cortex-A65AE ist für sicherheitskritische Steuerungssysteme in Fahrzeugen, Flugzeugen und Robotern gedacht.

Als erster ARM-Prozessorkern verarbeitet der Cortex-A65AE zwei Threads gleichzeitig per Simultaneous Multi-Threading (SMT) – so wie es bei vielen Prozessoren unter anderem von AMD, Intel, Fujitsu, IBM und Oracle seit Jahren üblich ist.

Der Cortex-A65AE ist allerdings nicht für allgemeine Anwendungen gedacht, sondern speziell für sicherheitskritische Steuerungscomputer in Kraftfahrzeugen, Luftfahrzeugen, Industrieanlagen und Roboter: Die Buchstaben "AE" stehen für Automotive Enhanced.

Künftige Embedded Systems mit Cortex-A65AE oder auch Cortex-A76AE können Automotive-Safety-Integrity-(ASIL-)Standards für Fehlertoleranz, Zuverlässigkeit und Sicherheit einhalten. Dazu gehören beispielsweise redundante Prozessorkerne, die parallel im Lockstep-Modus denselben Programmcode und dieselben Daten verarbeiten. Dafür hat ARM seit langem auch Cortex-R-Kerne im Angebot [1].

Autonome Fahrzeuge und Advanced Driver Assistance Aystems (ADAS) verlangen allerdings immer mehr Rechenleistung, die ARM64-Kerne (ARMv8) wie Cortex-A76AE und Cortex-A65AE [2] liefern sollen.

Gleichzeitig sind aber auch Stromversorgung, Kühlung und Platz beschränkt. Um die Effizienz zu steigern, lässt sich beim Cortex-A65AE ARM DynamIQ [3] nutzen. SMT soll den Durchsatz steigern, wenn ein Thread auf dem Prozessorkern auf Daten warten muss.

Der Lockstep-Betriebsmodus mindert die Wahrscheinlichkeit von Fehlern, verlangt aber mehr Hardware-Ressourcen und steigert den Energiebedarf. Bei komplexen Rechenwerken ist es zudem sehr aufwendig, Lockstep zu implementieren.

Der Lockstep-Betrieb zweier CPU-Kerne steigert die Fehlertoleranz

Der Lockstep-Betrieb zweier CPU-Kerne steigert die Fehlertoleranz

(Bild: ARM)

Eine Alternative kann redundante Ausführung (Redundant Execution) mit einer zusätzlichen Prüfinstanz (Checker CPU) sein. Cortex-A65AE und Cortex-A76AE kennen auch einen Split-Lock-Modus [4], der die Vorteile beider Lösungen kombinieren soll. (ciw [5])


URL dieses Artikels:
http://www.heise.de/-4256858

Links in diesem Artikel:
[1] https://www.heise.de/select/ct/2016/21/1476441020103021
[2] https://www.arm.com/products/silicon-ip-cpu/cortex-a/cortex-a65ae
[3] https://www.heise.de/meldung/ARM-DynamIQ-Kuerzere-Latenzen-maechtigere-AI-Befehle-fuer-Cortex-Chips-3660723.html
[4] https://community.arm.com/iot/embedded/b/embedded-blog/posts/comparing-lock-step-redundant-execution-versus-split-lock-technologies
[5] mailto:ciw@ct.de