Menü

Gemeinsame Entwicklungsplattform für 90-nm-Chips

Lesezeit: 2 Min.
In Pocket  speichern vorlesen Drucken Kommentare lesen 21 Beiträge
Von

Die drei Firmen Motorola, Philips und STMicroelectronics (ST) stellen ab sofort eine gemeinsame Entwicklungsplattform für Halbleiterbauelemente mit 90-nm-Strukturen auf 300-mm-Wafern zur Verfügung. Das ist das erste konkrete Ergebnis der im April verkündeten Allianz zwischen Philips und ST, der sich auch Motorola angeschlossen hat. Außerdem kooperieren die drei Partner mit der taiwanischen Chip-Foundry TSMC, bei der Kunden später ebenfalls die mit den gemeinsam definierten Entwicklungswerkzeugen konstruierten Bauelemente herstellen lassen können. Das Entwicklungszentrum Crolles2 bei der ST-Chipfabrik (Fab) in Crolles nahe Grenoble soll bis zum Ende des Jahres Muster von 90-nm-Chips auf 300-mm-Scheiben produzieren.

Der Entwurf von Halbleiterbauelementen geschieht heute auf Basis von digitalen Bibliotheken, in denen außer Standardfunktionsmodulen auch die physischen Eigenschaften der mit einer bestimmten Prozesstechnik herstellbaren Bauelemente abgelegt sind. Bauelementeentwickler können so weitgehend unabhängig vom Wissen um die konkrete Herstellungsweise ihre Schaltungen zusammenstellen.

Die Vorteile einer gemeinsamen Entwicklungsplattform sind für die beteiligten Unternehmen und Kunden vielfältig: Die Partner können sich den enormen Entwicklungsaufwand für die eigentlichen Fertigungsprozesse teilen, die koordinierte Beschaffung der nötigen Anlagen spart Zeit und Geld. Die Produktion lässt sich prinzipiell auf mehrere Standorte verteilen, wodurch die Auslastung der Maschinen besser planbar ist und das Risiko von Ausfällen sinkt. Von Verbesserungen der Prozesse profitieren auch die Partner.

Die jetzt verfügbaren Bauteilebibliotheken umfassen mehr als 1000 90-nm-Zellen für Kernspannungen von 1,0 und 1,2 Volt und mit sechs bis neun Metallisierungslagen. Ein-/Ausgabespannungen von 1,8, 2,5 und 3,3 Volt stehen zur Auwahl. Bis zu 400.000 Zellen passen auf einen Quadratmillimeter; 6T-SRAM-Designs benötigen 1,2 bis 1,6 Quadratmillimeter pro MBit, bis zu 32 MBit Embedded DRAM sind mit einer Dichte von 0,5 Quadratmillimeter pro MBit realisierbar.

Nach Ansicht von Motorola, Philips und ST sind ihre Bibliotheken die erste verfügbare 90-nm-Plattform für Entwickler. Kürzlich hat Intel Details der 90-nm-Prozesstechnik vorgestellt, mit der ab kommendem Jahr Prozessoren in Serie hergestellt werden sollen. IBM geht davon aus, dass im neuen Werk in East Fishkill die erste Serienfertigung von 100-nm-Chips weltweit anläuft und hat die Cu-08-ASIC-Technik schon länger angekündigt, ohne konkrete Termine für die Verfügbarkeit zu nennen. Die fünf größten japanischen Firmen forschen an 100- und 70-nm-Techniken, NEC will ab dem ersten Quartal kommenden Jahres Aufträge für Chips im UX6-Prozess annehmen und kooperiert dabei mit TSMC. Unterdessen wollen auch ST und UMC untereinander Forschunbgsergebnisse austauschen.

Das Abkommen zwischen Motorola, Philips und ST zielt auf Chips mit bis zu 32 Nanometer kleinen Strukturen; bis 2005 sollen 1,4 Milliarden US-Dollar investiert werden. Eines der Ziele ist auch die Entwicklung eingebetteter MRAM-Zellen, an denen auch andere Hersteller wie Infineon/IBM, Honeywell, NVE und Micromem fieberhaft und mit massiver öffentlicher Förderung arbeiten.

Auch in Crolles2 kooperiert man mit von der öffentlichen Hand finanzierten Forschern; das LETI der französischen Atomenergiebehörde CEA hat seinen Sitz in Grenoble. (ciw)