Menü
Update

Hot Chips: Details zur Architektur der Xbox One

vorlesen Drucken Kommentare lesen 64 Beiträge

Blockschaltbild der XBox One

Microsoft hat den "Partner Hardware Architect" John Sell – der zuvor bei AMD gearbeitet hat – auf die Hot-Chips-Konferenz entsandt. Dort gab er ein paar Details zum Kombiprozessor und der Architektur der Spielkonsole XBox One preis: Mit 5 Milliarden Transistoren und 363 mm² Die-Fläche zählt der in einem 28-nm-Prozess (High Performance) bei TSMC hergestellte Chip zu den Riesen. Ein gehöriger Teil der Chipfläche dürfte auf die insgesamt 47 MByte Pufferspeicher entfallen. Zum Vergleich: Intels Haswell bringt es nur auf 1,4 Milliarden Transistoren, hat aber auch nur etwas über 9 MByte Cache.

Sell betonte, dass man per Power Gating einzelne Bereiche des Chips feinkörnig an- und abschalten könne – bis herab auf 2,5 Prozent der vollen Leistungsaufnahme.

Blockschaltbild des Chips in der XBox-One

Im Wesentlichen besteht die XBox One aus dem zentralen SoC, der Southbridge sowie je 8 GByte Arbeits- und Flash-Speicher. Chipsatz und SoC kommunizieren per PCI Express. Der Chipsatz übernimmt die Anbindung der 500-GByte-Festplatte und des Blu-ray-Laufwerks (beide per SATA-II), des Flash-Speichers (eMMC 4.5) und der USB-Peripherie (Kamera, 2 × WLAN). Die Game-Controller kommunizieren per WLAN mit der XBox. Auch der HDMI-Eingang hängt am Chipsatz, während der HDMI-Ausgang direkt aus dem Haupt-SoC kommt. Auch den Gigabit-Netzwerkchip versorgt das SoC selbst per PCIe.

Der zentrale Chip der XBox One besteht aus CPU und GPU.

Das SoC stammt von AMD und ist verwandt mit den Kombiprozessoren der Baureihen Kabini und Temash. Allerdings stecken in dem SoC der XBox gleich acht Jaguar-Kerne sowie ein Grafikkern mit der Architektur Graphics Core Next (GCN). Dieser besteht aus 12 Rechengruppen mit insgesamt 768 Shader-Rechenkernen und 48 Textureinheiten.

Das auf der Hot-Chips vorgelegte Blockdiagramm zeigt, dass 32 MByte des über vier jeweils 256 Bit breite Schnittstellen (109 bis 204 GByte/s) angebundene Caches weder direkt am Speicher-Controller noch der Cache-Kohärenz-Einheit der CPU, sondern näher an den Grafikkernen hängt. Genauer gesagt an einer Einheit mit der Beschriftung "Host, Guest, GPU, MMU). Anders der Speichercontroller: Der unterhält direkte Verbindungen zu beiden Einheiten.

Der Grafikkern und seine nähere Umgebung.

Was diese unterschiedlichen Wege bedeuten, zeigt ein Detail-Slide von John Sell: So geht es von der GPU zum Cache (Embedded RAM) mit bis zu 204 GByte/s; zum DRAM mit nur noch 68 GByte/s. Soll der Zugriff auch noch Cache-Kohärent mit der CPU-Erfolgen bleiben zwischen 30 und 40 GByte/s übrig.

[Update]mehr und bessere Bilder[/Update] (bbe)