zurück zum Artikel

Hot Chips: Power-Geschütz von IBM

Trotz nur 22-nm-kleiner Strukturen misst der Power8 gigantische 650 mm².

IBM hat die Hot-Chips-Konferenz [1], die dieses Jahr auf den malerischen Campus der Stanford-Universität zurückgekehrt [2] ist, für die Vorstellung des Power8 genutzt. Dabei drängt sich er Eindruck auf, IBM wolle der ganzen Branche mal wieder zeigen, wo der Hammer hängt: Jeder der 12 Rechenkerne hat 512 KByte L2-Cache. Weitere 96 MByte L3-Cache teilen sich die Kerne. Noch einmal 128 MByte eDRAM dienen als L4-Cache. Sie sitzen allerdings nicht auf dem Prozessor selbst, sondern in den acht sogenannte Memory-Buffer-Chips.

Jeder der acht Memory Buffer steuert 16 MByte L4-Cache bei.

Jeder Kern hat 512 KByte L2-Cache. Die 12 L3-Cache-Bänke zu je 8 MByte nutzen die Kerne unterdessen gemeinsam.

Jeder von diesen puffert mit seinen 16 MByte Cache die Zugriffe auf bis zu vier Speicherriegel. Verwendet man 32-GByte-Module aus DDR3-1600-Chips, sind bis zu 1 TByte Arbeitsspeicher drin – wohlgemerkt pro CPU-Fassung. Die theoretische Spitzen-Transferrate liegt damit bei 410 GByte/s. Allerdings erreichen laut IBM davon maximal 230 GByte/s kontinuierlich den Power8.

In dessen Inneren geht es mit noch höheren Transferraten zur Sache: So kann jeder Kern bis zu 256 GByte an Daten pro Sekunde aus dem L2-Cache holen und mit immerhin 64 GByte/s wieder dorthin zurückschreiben. Zwischen L2- und L3-Cache flutschen in jeder Richtung 128 GByte/s. Etwas salopp aggregiert über alle 12 Kerne kommt IBM so auf 4 TByte/s für den L2- und 3 TByte/s für den L3-Cache. Der "Chip Interconnect" besteht aus einer nicht näher spezifizierten Anzahl von Segmenten, von denen jedes pro Richtung 150 GByte/s wuppt.

IBM verspricht mit dem Power8 nicht weniger als eine Performance-Verdopplung gegenüber dem Power7.

Anders als sein Vorgänger Power7 [3] kommuniziert der Power8 nun direkt per PCI Express mit Peripherie. Wie viele PCIe-3.0-Lanes der Chip hat, verrät IBM nicht. Dafür stichelt man mit einer kleinen Randnotiz in Richtung Intel: So habe der Power8 einen Spannungswandler pro Kern – Haswells IVR liefert nur eine Spannung für alle Kerne. Allerdings können sich die einzelnen Haswell-Kerne im Tiefschlaf auch komplett von der Spannung trennen und der IVR liefert noch separate Spannungen für andere Chip-Bereiche.

All diese eindrucksvollen Zahlen sollen sich auch in mehr Performance niederschlagen: Gemessen am Power7 soll der Power8 mehr als doppelt soviel leisten. Ein Teil der zusätzlichen Performance stammt aus der von 8 auf 12 gestiegene Anzahl der Kerne. Aber auch die einzelnen Kerne haben dazu gelernt. So sollen sie die 1,6-fache Single-Thread- und bis zu doppelte Multi-Thread-Leistung bringen. Dazu hantiert nun jeder Kern mit bis zu acht (statt zuvor vier) Threads gleichzeitig.

Auch die einzelnen Kerne haben dazu gelernt unt arbeiten nun an bis zu 8 Threads parallel.

Übersicht über die Power-Familie.

Allerdings verrät IBM nicht, bei welchen Taktfrequenzen verglichen wurde. Der Power7 taktet mit 2,4 bis 4,25 GHz. Den Takt vom Power8 deutet nur eine Anmerkung auf einer Folie an. So beziehen sich einige der Transferraten auf einen Kerntakt von 4 GHz die Rede. Kein Wort verliert IBM zur TDP – der Power7 lag bei rund 200 Watt.

Hergestellt wird der 650 Quadratmillimeter große Power8 mit 22-nm-Strukturen auf SOI-Wafern und soll ab 2014 in IBM-Servern zum Einsatz kommen. (bbe [4])


URL dieses Artikels:
http://www.heise.de/-1943751

Links in diesem Artikel:
[1] http://hotchips.org/
[2] https://www.heise.de/meldung/Hot-Chips-Terminator-trifft-Robocop-1676635.html
[3] https://www.heise.de/meldung/Hot-Chips-Update-fuer-IBMs-Power7-1679075.html
[4] mailto:bbe@ct.de