Menü
c't Magazin

IDF: 3,33-GHz-Vierkern mit 45-Nanometer-Strukturen

vorlesen Drucken Kommentare lesen 216 Beiträge

Nackte Rechenkraft, statt Stromsparen: Intel-Vizepräsident Pat Gelsinger ließ es sich nicht nehmen, im Rahmen seiner IDF-Keynote einen 45-Nanometer-Vierkern-Prozessor mit 3,33 GHz Taktfrequenz, 12 MByte L2-Cache und FSB1333 vorzuführen; dieser Prototyp einer Desktop-PC-CPU soll die Vorzüge der kommenden Penryn-Prozessorgeneration demonstrieren. Und Gelsinger stellte auch gleich mal ein paar Zahlen in den Raum: Über 40 Prozent mehr Leistung in 3D-Spielen und dank SSE4-Beschleunigung auch beim Video-Transcoding, etwa 25 Prozent mehr beim 3D-Rendering und immerhin noch 15 Prozent mehr bei der Bildverarbeitung, jeweils im Vergleich zum kürzlich eingeführten Core 2 Extreme QX6800 mit 2,93 GHz, 8 MByte L2-Cache und FSB1066.

Von einem 45-nm-Xeon-Prototyp mit vier Kernen und FSB1600 statt FSB1333 versprach er geschätzte 45 Prozent Plus für Applikationen, die viel Datentransferleistung benötigen, sowie um 25 Prozent schnellere Java-Verarbeitung, jeweils im Vergleich zu einem Server mit zwei Quad-Core-Xeon X5355. Das ist eine klare Kampfansage an den AMD-Vierkern Barcelona alias K10, wo von 40 Prozent höherer Datenbank-Leistung und 70 Prozent mehr Gleitkomma-Durchsatz die Rede ist, allerdings im Vergleich zu Dual-Core-K8-Opterons.

Intel hatte bereits bei den bisherigen Vorstellungen der kommenden 45-nm-"HKMG"-Fertigungstechnik P1266 (High-k, Metal Gate) "Taktfrequenzreserven" erwähnt – und demonstriert nun den Willen, diese Karte auch zu spielen, um die kommenden AMD-K10-Prozessoren im Zaum zu halten. Später erwähnte Eric Kim, Chef der Digital Home Group von Intel, eine Gaming-PC-Plattform namens "Skulltrail" für zwei physische Prozessoren (also bis zu 8 Kerne) und vier PCIe-Grafikkarten – offenbar ein AMD-Quad-FX-Konter.

Falls die Leistung der Xeons für eine bestimmte Anwendung nicht ausreicht, soll man in der Zukunft Coprozessoren einbinden können – für dieses zurzeit häufig diskutierte (und von AMD als Torrenza bezeichnete) Konzept erwähnte Gelsinger den Namen Intel Quick Assist. Er bestätigte auch den Codenamen "Larrabee" für eine programmierbare Multi-Core-Architektur, die extrem hohe Gleitkomma-Rechenleistung bis in den TeraFLOP/s-Bereich hinein liefern soll.

Vor lauter Perfomance-Rekordversuchen vergaß Gelsinger auch das Stromsparen nicht. Das spielt etwa eine Rolle beim System-on-Chip (SoC) Tolapai, das 2008 erscheinen soll und die Funktionen von vier bisher separaten Computer-Bauelementen vereint, also etwa Haupt- und Grafikprozessor, North- und Southbridge integriert. Auch ein Anschluss für Quick Assist soll vorhanden sein. Eric Kim wiederum erwähnte ein weiteres SoC namens CE 2110 Media Processor, das ebenfalls ab 2008 in Geräten der Unterhaltungslektronik (Consumer Electronics, CE) zum Einsatz kommen soll – darin stecken ein XScale-Kern mit 1 GHz Taktfrequenz sowie ein Grafikprozessor und Beschleuniger für MPEG-2- und H.264-Decoding.

Vergleichsweise sparsam sollen auch die gemeinsam mit Sun entwickelten Xeon-Server werden: Dank Intel Dynamic Power soll der Energiebedarf des Hauptspeichers sinken – Details kamen leider nicht zur Sprache, aber der hohe Leistungsbedarf von Fully-Buffered DIMMs, die auch Sun bald für die eigenen Prozessoren Niagara 2 und Rock einsetzen will, wurde schon oft kritisiert.

Zum IDF in Peking siehe auch:

(ciw)