Menü
c't Magazin

IDF: Coprozessoren für Xeon-Server

vorlesen Drucken Kommentare lesen 33 Beiträge

Auf dem Intel-Entwicklerforum IDF zeigt Xilinx das Steckmodul ACP M1 für die Sockel-604-Prozessorfassungen aktueller 4-Wege-Xeon-Server, das mit einem programmierbaren Logikchip aus der Virtex-5-Baureihe bestückt ist. Diese spezielle Virtex-5-Variante kommuniziert direkt über Intels FSB800-Frontsidebus mit dem Chipsatz des Servers, also mit dem Hauptspeicher, den anderen Prozessoren und den Ein-/Ausgabeeinheiten. Damit hat Intel erstmals den FSB für andere Chiphersteller geöffnet.

Xilinx zeigt auf dem IDF aber auch andere Varianten aus seiner Accelerated Computing Platform (ACP) mit PCI-Express-Schnittstelle, nämlich M505 (PCIe x1) und ML555 (PCIe x8). Später will Xilink auch Geneseo-kompatible FPGAs anbieten. Das ACP M1 soll dank FSB800 aber die hohe Datentransferrate von 6,4 GByte/s erreichen und ist laut Xilink "das zurzeit schnellste Applikationsbeschleunigermodul auf FPGA-Basis". Ein XC5VLX110T läuft mit bis zu 550 MHz und enthält unter anderem DSP-Slices sowie RocketIO-Transceiver, Ethernet-MACs und einen PCIe-Endpoint-Block.

Über FSB1066-Coprozessoren für die pinlose LGA771-Steckfassung, die ab dem dritten Quartal auch bei den kommenden MP-Xeons (Tigerton) mit Core-Mikroarchitektur zum Einsatz kommen soll, sagte Xilink noch nichts.

Die alte Idee, Coprozessoren als Applikationsbeschleuniger mit Standard-(x86-)Prozessoren zu kombinieren, liegt seit einiger Zeit wieder im Trend. Während AMD im Rahmen von Torrenza die standardisierte HyperTransport-Technik in ihrer Cache-kohärenten Version cHT bevorzugt, will Intel PCIe weiterentwickeln (Geneseo). Bis es so weit ist – oder auch alternativ dazu – kommt nun der FSB zum Einsatz. Steckbare Coprozessoren für Sockel-940-Opteron-Mainboards (also mit cHT-Interface) gibt es bereits als XD1000 von XtremeData auf Basis einen Stratix-II-FPGA vom Xilinx-Konkurrenten Altera.

Zum IDF in Peking siehe auch:

(ciw)