zurück zum Artikel

ISSCC: Intel-Chip rechnet Teraflops bei 62 Watt

Anlässlich der am heutigen Sonntag in San Francisco beginnenden International Solid-State Circuits Conference (ISSCC [1]) haben Intel [2]-Forscher einen 80kernigen Prozessor-Prototypen vorgestellt, der weit über eine Billion Gleitkomma-Operationen pro Sekunde ausführt. Dabei verbraucht der Versuchs-Chip weniger Strom als ein Quad-Core-Prozessor aus der Serienfertigung.

Der Teraflops-Chip ist laut Intel der erste Prozessor in dieser Leistungsklasse, die noch vor zehn Jahren nur von den schnellsten Superrechnersystemen erreicht wurde. Er besteht aus einer Matrix von 80 CPU-Kernen. Jeder Kern verfügt über zwei Recheneinheiten für Gleitkomma-Arithmetik sowie einen Netzwerk-Router mit je vier Verbindungen zu den benachbarten Kernen und einem Port zum Hauptspeicher. Die Intel-Ingenieure in Oregon und im indischen Bangalore haben somit ein komplettes Mesh-Netzwerk auf dem Baustein implementiert. In einem sogenannten Tile-Verfahren wird dabei ein Standard-Kern 80-mal auf dem Wafer dupliziert. Die Kerne sind im Vergleich zu Intels Serienprodukten sehr vereinfacht. So war es möglich, 80 Cores auf einen Chip normaler Größe (275 Quadratmillimeter) zu platzieren. Der Test-Chip wurde in einem 65-nm-Prozess hergestellt. Durch die Tile-Duplizierung werden zwar auch Kerne, die an der Chip-Kante sitzen, mit vier Interconnects zu ihren Nachbarn ausgestattet, obwohl sie nur drei Nachbarn haben. Dies koste jedoch nur wenig Chip-Fläche, behauptet Intel. Durch den einfachen und schnellen Design-Zyklus und die hohe Skalierfähigkeit könne man diese Nachteile vernachlässigen. Auch der Stromverbrauch sei im Vergleich mit separat konstruierten Kernen neutral.

Grafik Chip-Architektur

Jeder der 80 identischen Kerne ist mit seinen vier Nachbarn verbunden.

Bei einer nominalen Taktfrequenz von 4 GHz kann jeder Kern pro Sekunde 80 GB Daten austauschen. Intel setzt bei diesem Experimental-Chip Schlaftransistoren ein, die in Gleitkomma-Einheiten, Router und Speicher insgesamt 21 verschiedene Schlafzustände kennen. Über eine abgestimmte Feinregelung für Spannung und Taktfrequenz kann die Spannungsversorgung zwischen 0,7 V und 1,3 V reguliert werden. Der Takt kann auf unterschiedlich beanspruchten Bereichen auf dem Chip zwischen 0 und 5,8 GHz liegen. Neue Instruktionen sorgen für das sofortige Einschlafen und Aufwachen jedes einzelnen Kerns, je nach Bedarf durch die laufende Anwendung.

Die Leistung von 1 Teraflop/s wird laut Intel bei einem Takt von 3,16 GHz und 0,95 V Spannung erreicht. Dabei soll der Chip gerade einmal 62 Watt verbrauchen. Im Höchsttempo bei 5,8 GHz und 1,3 V bewältigt der Prototyp 1,81 Teraflops – er frisst dann allerdings 265 Watt. Intel hat in seinen Leistungstests bisher mit Anwendungen wie Stencil PDE Solver und Matrixmultiplikationen experimentiert. Bei der Gleitkommaverarbeitung handelt es sich allerdings um Operationen mit einfacher Genauigkeit (single precision). Bei wissenschaftlichen Anwendungen werden jedoch meist Operationen mit doppelter Genauigkeit (double precision) vorausgesetzt.

Intel bezeichnet den Teraflops-Prozessor als reines Forschungsobjekt, kommerzielle Produkte mit gleicher Konfiguration seien nicht geplant. Wohl aber will der Chip-Primus versuchen, Prozessoren mit mehreren Dutzend Kernen für spezifische Anwendungen zu entwickeln. Im nächsten Schritt wollen die Entwickler einen SRAM-Cache mit Hilfe eines neuartigen 3D-Stapelverfahrens integrieren. Die Interconnects sind in den Kernen dafür schon vorhanden. Danach sollen mit dem Tile-Verfahren auch Universal-CPUs in großer Zahl integriert werden: Diese sollen natürlich über eine x86-Architektur verfügen. Das Fernziel für die nächsten fünf bis zehn Jahre ist ein x86-fähiges Produkt nach dem Vorbild des jetzigen Teraflop-Chips. (Erich Bonnert) / (Erich Bonnert) / (hos [3])


URL dieses Artikels:
http://www.heise.de/-144869

Links in diesem Artikel:
[1] http://www.isscc.org/isscc/
[2] http://www.intel.com/
[3] mailto:hos@ct.de