Menü

ISSCC: Rambus stellt Speicherbus mit 2,2 GByte/s vor

vorlesen Drucken Kommentare lesen 47 Beiträge

Auf der International Solid-State Circuits Conference (ISSCC) in San Francisco hat Rambus Details zu einer neuen Speicherschnittstelle veröffentlicht, die einen Durchsatz von 2,2 GByte pro Sekunde erreicht. Laut Rambus ist die Technologie damit insgesamt rund 25 Prozent schneller als die heute verwendeten schnellsten Interfaces.

Dabei hat Rambus keine bestehenden Designs umgeworfen, sondern im Wesentlichen verschiedene Fehlerquellen eliminiert, die der Erhöhung des Datendurchsatzes entgegenwirken. Als Begrenzung wirken insbesondere unpräzise Betriebsspannungen und ungenaues Clock-Timing. Kommen dann noch physikalische Fehler im Die der Speicherbausteine hinzu, rutscht die Performance schnell wieder in den Keller.

Um solche Fehlerquellen auszumerzen, erzeugt Rambus per DLL (Delay Locked Loop) ein zweites Taktsignal, mit dem sich das In-System-Timing wesentlich genauer kalibrieren lässt. Neue Ausgangstreiber mit "limited positive feedback", also einer begrenzten positiven Rückkopplung, verbessern zudem den Spannungshub der Ausgangssignale. Die ersten Prototypen mit Standard Chip-Scale Packages (CSP), noch im herkömmlichen 0,25-µm-Prozess gefertigt, erreichen laut Rambus Inc bei einer Betriebsspannung von 1,8 Volt sogar bereits 2,6 GByte pro Sekunde. (Natalia Pander, Matthias Holtz) / (as)