Menü

Intel-CPU mit integriertem Grafikkern

Lesezeit: 1 Min.
In Pocket speichern
vorlesen Druckansicht Kommentare lesen 197 Beiträge
Von

Intel hat weitere Details zu den nächsten beiden Prozessorgenerationen veröffentlicht. Noch in diesem Jahr sollen zwei 300-mm-Fabs 45-Nanometer-"Penryns"-Prozessoren herstellen. Ob es jedoch schon zum Weihnachtsgeschäft 2007 Komplett-PCs mit den neuen Prozessoren geben wird, ließ Stephen L. Smith von Intel noch offen.

Bei Penryn handelt es sich im Wesentlichen um einen auf 45-nm-Strukturen verkleinerten Conroe-Kern des aktuellen Core 2 Duo. Laut Intel sind die gravierendsten Änderungen die Umstellung auf High-K-Dielektrikum und Metal-Gates, die bis zu 20 Prozent schnellere Transistoren und niedrigere Leckströme bringen sollen. Bis auf die Befehlssatzerweiterung SSE4 und verbesserte Enter-/Leave-Funktionen für schnellere Task-Wechsel zwischen virtuellen Maschinen, sowie einen schnelleren Teiler, der vier statt zwei Bit pro Zyklus berechnen kann, ändert Intel am Rechenwerk kaum etwas. Der L2-Cache wächst von 4 auf 6 MByte bei den Dual-Core-Prozessoren und von 6 auf 12 MByte bei den nach wie vor aus zwei Dice zusammengesetzten Quad-Cores. Allerdings müssen dank "Split load cache" die Daten nicht mehr unbedingt an den Cache-Lines ausgerichtet werden.

Die Mobilversion des Penryn bekommt einen zusätzlichen "deep power down" state, in dem beide Caches deaktiviert und Kernfrequenz sowie -spannung sehr weit abgesenkt werden. Damit auch ältere Single-Threaded-Applikationen schneller laufen, sollen sich Doppelkerne ihr TDP-Budget besser teilen: Hat der eine Kern nichts zu tun, senkt er seine Taktfrequenz ab und bleibt damit kühler. Sein Zwillingsbruder kann sich im Gegenzug etwas höher takten. Die genauen Taktfrequenzen der Penryn-CPUs gibt Intel noch nicht preis, verrät jedoch schon, dass sie innerhalb der bisherigen TDP-Stufen (Doppelkern für Desktop: 65W) jenseits der 3 GHz liegen wird. Intel verspricht sich bei Spielen bis zu 20 Prozent mehr Performance bei gleicher TDP. Video-Transcoder, die SSE4 nutzen, sollen sogar 40 Prozent schneller laufen als die bisherigen Intel-Flaggschiffe.

Die darauf folgende, für Ende 2008 geplante, Prozessorgeneration Nehalem soll dann einen integrierten Speicher-Controller besitzen. Damit wird sich Intel dann auch vom Frontsidebus verabschieden und eine neue – in gewisser Weise zu Hypertransport ähnliche – serielle Schnittstelle zum Chipsatz schaffen. Der Codename dafür lautet "CSI" – möglicherweise Common Serial Interconnect oder Common System Interface.

Nehalem-Prozessoren werden zwei Threads pro Kern ausführen können und bis zu acht Kerne besitzen. Die Cache-Architektur will Intel überdenken und den L1-Cache – wie damals beim P4 – wieder näher an die Execution-Unit holen. Dazu plant Intel auch, einen Grafikkern mit in den Prozessor zu integrieren. Dieser wird sich allerdings eher für Office-Rechner denn für Spiele-PCs eignen. (bbe)