Menü

Intels Pläne für Exa- und Zettaflops-Supercomputer

Exascale-Systeme brauchen nicht nur neue Prozessoren und Beschleuniger, sondern auch neue Storage-Techniken und Software.

Lesezeit: 1 Min.
In Pocket speichern
vorlesen Druckansicht Kommentare lesen 7 Beiträge
Von

In seiner Keynote auf der ISC19 sprach Intels HPC-Chef Raj Hazra einmal mehr über einen notwendigen Paradigmenwechsel für Exascale- und gar spätere Zettascale-Systeme – letztere erwartet er optimistisch schon vor 2030. Zu dem für 2021 geplante Exaflops-Supercomputer Aurora am Argonne National Lab gab er ein paar weitere Details bekannt.

Zunächst bestätigte Hazra, dass in jedem einzelnen Cluster-Knoten mehrere Rechenbeschleuniger mit der für 2020 angekündigten Xe-GPU-Architektur stecken werden. Aurora soll zudem mehr als 10 PBytes Hauptspeicher aufweisen und über 230 PBytes Massenspeicher (Storage) mit einer Datentransferrate von über 25 TByte/s. Dafür sind neue Storage-Techniken nötig, um das Verhältnis von Rechen- zu Storage-Leistung also von "Flops to Byte/s" von hochgerechnet 100.000 :1 bis auf 10:1 herunterzubringen. Distributed Aynchronous Object Storage heißt hier das Zauberwort: DAOS – und das soll kein leeres Marketinggewäsch sein, sondern schon Realität, denn man kann DAOS schon jetzt als offenen Sourcecode von GitHub herunterladen.

Aurora wird mit vielen Leichtgewicht-Kernels laufen. Es soll ein neuartiges "Unified Control System" haben. Die umfassende Energieverwaltung namens Global Extensible Open Power Manager (GEOPM) soll den Energieverbrauch optimieren, da es sich dynamisch an die jeweiligen Bedürfnisse der aktuelle laufenden Programmen anpasst – etwas, mit der die TU Dresden mit einer Vielzahl von Sensoren und Messpunkten im System schon seit einigen Jahren experimentiert. Und das Anstarten von Software mit Millionen Prozessen auf Hunderttausenden Prozessoren soll mit dem "Process Management Interface Exascale" (PMIx) erheblich schneller vonstatten gehen.

Mit OpenMP 5.0 und Khronos SYCL sollen die Intel-Entwicklungstools auch GPUs, AI-Beschleuniger, DSPs und FPGAs unterstützen.

(Bild: Andreas Stiller)

Außerdem kündigte Raj "One API" an. Das ist ein erweitertes Software-Toolset, wie es Intel jetzt schon mit C/C++-Compilern, optimierten (Mathematik-)Bibliotheken, Performance-Tuning et cetera als "Composer" anbietet. Das Neue an One API ist die Unterstützung verschiedener Architekturen: (x86-)CPU, (Xe-)GPU, AI-Beschleuniger von Movidius und Nervana, (Altera-)FPGAs ...

Dazu dient zum einen das von Khronos entwickelte SYCL, eine Art wiedergeborenes OpenCL auf höherer Abstraktionsebene. Zum anderen kommt das neue OpenMP 5.0 hinzu, das ein erheblich erweitertes Offloading auf "Devices" ermöglicht, etwa für GPUs von Nvidia und vermutlich auch für AMD Radeon. In den Routinen fürs Target Device kann man dann sogar Aufrufe von Device-spezifischen Routinen wie CuBLAS vornehmen.

Exascale war gestern, Intel schaut schon weiter ...

(Bild: Andreas Stiller)

Mit diesen Fähigkeiten von OpenMP 5.0 dürfte der Abgesang von OpenACC besiegelt sein, das nur noch von Nvidia/PGI unterstützt wird, seit sich Cray davon verabschiedet hat. Ende des Jahres soll One API verfügbar sein.
(as)