Menü

Offene Spezifikation für Chiplet-Prozessoren

Ein neues Konsortium will Mehrchip-Module ohne proprietäre Technik wie bei AMD und Intel ermöglichen; Prototypen werden noch 2019 erwartet.

Lesezeit: 1 Min.
In Pocket speichern
vorlesen Druckansicht Kommentare lesen 3 Beiträge

Konzept und Protokolle für offene Chiplet-SoCs.

(Bild: ODSA)

Von

Die Chiplet-Technik vereint unterschiedliche Silizium-Dies in einem gemeinsamen (Prozessor-)Gehäuse. Damit lassen sich vergleichsweise schnell Spezialprozessoren nach Maß entwickeln und auch Chips verschiedender Lithografiegenerationen und Hersteller zu einem Bauelement vereinen. AMD will die nächsten Epyc- und Ryzen-Generationen aus Chiplets zusammensetzen, Intel plant das etwa für Lakefield.

Bei einem monolithischen System-on-Chip (SoC) müssen sich alle Funktionsblöcke mit derselben Halbleiter-Fertigungstechnik produzieren lassen oder der jeweilige Hersteller muss denselben Wafer mit verschiedenen Verfahren bearbeiten können. Chiplets versprechen mehr Flexibilität.

Nun arbeitet ein Industriekonsortium an einer offenen Chiplet-Spezifikation, der Open Domain-Specific Architecture (ODSA). Sie soll funktionsspezifische Bausteine, die Chiplets, auf einem Trägersubstrat kombinieren. Das betrifft bei Servern vor allem Interconnects zur Anbindung an Kurz- und Langstreckennetzwerke (SerDes) sowie Beschleuniger, etwa für KI-Algorithmen.

Die ODSA-Workgroup hat sich im Rahmen des Open Compute Project (OCP) gegründet, unter anderem mit Beteiligung von Netronome.


Für den Anfang plant die ODSA eine einfache, direkte Verdrahtung mit 1, 2 oder 4 Gigabit pro Sekunde und Lane, wie EETimes berichtet. Sie soll PCIe PIPE unterstützen, das auch für PCI Express 4.0 vorgesehen ist. Das ist aber eine Übergangslösung für die erste Machbarkeitsstudie, damit über die neuen Verbindungen viele mit PCIe kompatible Protokolle laufen können.

Später sind auch andere bestehende Spezialverbindungen wie CCIX und TileLink für Risc-V-Chips geplant.

ODSA-Vorteil zu zentral verwalteten Bussystemen wie PCI Express sollen maßgeschneiderte Punkt-zu-Punkt-Verbindungen sein, die verschiedene Protokolle vertragen – aber dennoch eine gemeinsame Hardware-Infrastruktur nutzen. Dabei sollen auch aktuelle Projekte wie das OCP Accelerator Module (OAM) eingebunden werden, das künftige Chips mit bis zu 450 Watt per Luft- oder 700 Watt per Wasserkühlung ermöglichen soll.

Vor allem aus der KI-Entwicklung kommt die Anforderung nach mehr Leistungsaufnahme für höhere Rechenleistung bei Training und Inferencing. Anders als bei GPUs für Spiele, die mal mehr, mal weniger ausgelastet sind, laufen die KI-Beschleuniger fast immer am Limit.

Noch 2019 will die ODSA erste Prototypen seiner Ideen vorstellen, dafür werden immer noch Entwickler gesucht. Viel große Namen sind noch unbekannt, obwohl laut EETimes Ingenieure von 53 Unternehmen am ersten Treffen der Arbeitsgruppe teilgenommen haben sollen. Die Leitung der ODSA hat Bapi Vinnakota von Netronome, andere Unterstützer arbeiten für Achronix, NXP, Samsung und zGlue. Einen Überblick der Ideen liefert die Präsentation des Treffens. (nie)