zurück zum Artikel

Parallelrechner unterm Schreibtisch

Bild 1 [250 x 184 Pixel @ 19,4 KB]

Seit Ende der 70er-Jahre forscht Professor Uzi Vishkin [1] von der A. James Clark School of Engineering [2] der Universität Maryland [3] an einer speziellen Parallelverarbeitungsarchitektur, die er eXplicit Multi-Threading (XMT [4]) nennt. Herzstück ist das Parallel Random-Access Machine/Model (PRAM [5]).

Laut Vishkin ist die Zeit allmählich reif, um seine Ideen in Silizium umsetzen zu können, schließlich sind Projekte wie Intels Manycore-/TeraScale-Prozessoren [6], die Coprozessor [7]- und GPGPU [8]-Konzepte von AMD und Nvidia oder Cray XMT [9] in aller Munde. Ein mit 500 US-Dollar dotierter Wettbewerb [10], bei dem ein Name für den Desktop-Supercomputer-Prototyp gesucht wird, soll XMT/PRAM zu mehr Bekanntheit verhelfen.

Die Referenzimplementierung von PRAM-on-Chip in Form einer PCI-X [11]-Karte mit drei rekonfigurierbaren 75-MHz-Logikchips von Xilinx (zwei Virtex-4 LX200 [12] und ein Virtex-4 FX100) soll laut Vishkin etwa 100-mal schneller rechnen können als ein gewöhnlicher Desktop-PC-Prozessor. In den FPGA [13]s haben Vishkin und der Doktorand Xingzhi Wen 64 parallel arbeitende Thread Control Units (TCUs) in vier "Clustern" untergebracht; eine Master TCU steuert diese Recheneinheiten, die keine eigenen Cache [14]s besitzen, wodurch Vishkin Kohärenzproblemen aus dem Weg geht. Eine Gleitkommaeinheit wurde zunächst nicht implementiert.

Als Testprogramme haben Vishkin und Wen eine Integer-Matrixmultiplikation und einen Sortieralgorithmus in der speziellen C-Spracherweiterung XMTC geschrieben; der PRAM-on-Chip-Prototyp mit 75 MHz zog einem 2,6-GHz-Opteron bei der Matrixmultiplikation deutlich davon, zum Sortieren brauchte der Opteron aber etwa nur ein Drittel der Zeit (PDF-Datei hier [15]). Für die Zunkunft plant Vishkin einen Prototypen mit 1024 TCUs in 64 Clustern. (ciw [16])


URL dieses Artikels:
http://www.heise.de/-144215

Links in diesem Artikel:
[1] http://www.umiacs.umd.edu/~vishkin/
[2] http://www.eng.umd.edu/
[3] http://www.umd.edu/
[4] http://www.umiacs.umd.edu/users/vishkin/XMT/
[5] http://www.umiacs.umd.edu/~vishkin/TUTORIAL/tutorial6-07/
[6] https://www.heise.de/meldung/Microprocessor-Forum-Steiniger-Weg-zu-Hunderten-von-Kernen-131986.html
[7] https://www.heise.de/meldung/Microprocessor-Forum-Die-Zeit-der-Generalisten-geht-zu-Ende-132041.html
[8] https://www.heise.de/meldung/Nvidias-Rechenknechte-Update-141360.html
[9] https://www.heise.de/meldung/SC06-Kommende-Cray-Superrechner-mit-vereinheitlichter-Architektur-117377.html
[10] http://www.ece.umd.edu/supercomputer/
[11] http://www.heise.de/glossar/entry/PCI-X-395762.html
[12] http://www.xilinx.com/products/silicon_solutions/fpgas/virtex/virtex4/index.htm
[13] http://www.heise.de/glossar/entry/Field-Programmable-Gate-Arrays-398125.html
[14] http://www.heise.de/glossar/entry/Cache-395216.html
[15] http://www.umiacs.umd.edu/users/vishkin/XMT/spaa07paper.pdf
[16] mailto:ciw@ct.de