Menü

RISC-V-Prozessoren für Embedded Systems und Linux mit PULP

Die RISC-V-Chips Mr. Wolf (32 Bit) und Poseidon (64 Bit) nutzen die offene "Parallel Ultra-Low-Power"-(PULP-)Plattform von Teams der ETH Zürich und der Uni Bologna.

RISC-V-Pulp-Chips Mr. Wolf und Poseidon

RISC-V-Pulp-Chips Mr. Wolf (links) und Poseidon (rechts)

(Bild: ETH Zürich, IIS)

Die offene Mikroarchitektur RISC-V kommt in immer mehr Chips zum Einsatz. Der 40-nm-Mikrocontroller "Mr. Wolf" mit acht RV32-Kernen setzt auf die offene Plattform Parallel Ultra-Low-Power (PULP). Die stammt vom Integrated Systems Laboratory (IIS) der ETH Zürich und der Abteilung Engery-efficient Embedded Systems (EEES) der Uni Bologna. Der Name Mr. Wolf bezieht sich auf den Film Pulp Fiction.

Im Laufe des Jahres 2018 soll der erste 64-Bit-RISC-V-PULP-Prozessor Poseidon kommen; er wird mit der 22-Nanometer-FD-SOI-Technik von Globalfoundries produziert und soll auch Linux ausführen.

Anzeige

Der "Problemlöser" Mr. Wolf enthält einen Cluster aus acht PULP-RI5CY-Kernen sowie einen kleineren "Zero-riscy"-Kern. Je nach Rechenlast können sich die RI5CY-Kerne abschalten. Letztere kommen mit den Erweiterungen ICM (RV32-ICM): Integer, Compressed Instructions und Multiplikation. Außerdem teilen sich je vier RI5CY-Kerne eine Gleitkommaeinheit (FPU). Mr. Wolf kann beispielsweise mit Amazon FreeRTOS laufen.

64-Bit-RISC-V-PULP-Kern Ariane (RV64IMC)

(Bild: YouTube)

Die 64-Bit-RISC-V-Implementierung Ariane im Poseidon wollen die Forscher von IIS und EEES am 25. Februar auf der HPCA 2018 in Wien vorstellen. Es handelt sich um einen RV64IMC mit sechsstufiger Pipeline.

Im Poseidon steckt mit Quentin (wie in Tarantino) auch eine neue Version des PULPino, eines besonders sparsamen RISC-V-RV32-Kerns für Single-Core-Betrieb. Zudem sollen KI-Beschleuniger integriert sein.

Einige Forscher von IIS und EEES werden auch am 27. Februar auf der Embedded World in Nürnberg sein. Dort hat die RISC-V-Foundation einen Stand und es gibt im Rahmen der embedded world Conference einen RISC-V-Track mit 10 Vorträgen. 11 weitere Aussteller auf der Embedded World sind Mitglieder der RISC-V Foundation.

Pasquale Davide Schiavone erklärt die RISC-V-PULP-Kerne

(ciw)

Anzeige