Startup-Unternehmen verspricht Multi-Terabyte-Speicherchips

Das Silicon-Valley-Startup Crossbar meldet die Produktion eines Muster-Chips mit RRAM-Zellen, die kompakter, schneller und robuster als die in SSDs und Speicherkarten üblichen NAND-Flashes sein sollen.

Lesezeit: 1 Min.
In Pocket speichern
vorlesen Druckansicht Kommentare lesen 65 Beiträge
Von
  • Christof Windeck

(Bild: Crossbar)

Wie viele Konkurrenten arbeitet auch das erst 2010 im kalifornischen Santa Clara gegründete Unternehmen Crossbar an nichtflüchtigen Speicherchips, die endlich die in SSDs, Smartphones, Tablets, Speicherkarten und auch USB-Sticks allgegenwärtigen NAND-Flashes ablösen sollen. Das Resistive RAM (RRAM/ReRAM) von Crossbar soll kompakter, schneller und robuster sein als aktuelle NAND-Flashes. Die patentierte Technik wurde federführend von Professor Wei Lu an der Uni Michigan entwickelt, der das Unternehmen Crossbar zusammen mit ehemaligen Spansion-Mitarbeitern gegründet hat.

Crossbar nennt leider keine konkreten Termine, ab wann das neue RRAM tatsächlich in fertigen Produkten erhältlich sein soll. Vielleicht ist die Erwähnung des Jahres 2016, in dem der Markt für nichtflüchtige Speicherprodukte ein Volumen von 60 Milliarden US-Dollar erreichen soll, ein Hinweis. Crossbar-RRAM soll jedenfalls in Form einzelner Chips mit NAND- oder NOR-Flash-kompatiblen Schnittstellen oder als IP-Block für Systems-on-Chip (SoCs) zum Einsatz kommen.

Ein Video der Uni Michigan beobachtet das Wachstum der Filamente in der RRAM-Zelle mit einem Transmissionselektronenmikroskop (TEM).

Welche Kapazität der Musterchip besitzt, den Crossbar bereits in einem gängigen CMOS-Verfahren hat fertigen lassen, erfährt man auch nicht – und auch nichts über die Fertigungstechnik. Kommt ein 25-Nanometer-Verfahren zum Einsatz, soll das Crossbar-RRAM jedenfalls weniger als die Hälfte der Fläche eines MLC-NAND-Flash-Chips gleicher Kapazität benötigen. Das RRAM soll mit viel niedrigeren Leistungen beim Beschreiben auskommen, sich aber gleichzeitig um den Faktor 20 schneller beschreiben lassen, beim Auslesen viel niedrigere Latenzen benötigen und zwischen 10.000 und 1 Milliarde Schreibzyklen vertragen – die jüngsten MLC-NAND-Flashes vertragen gerade noch 3000 Zyklen, was ausgefeilte Wear-Leveling-Algorithmen nötig macht.

In der Silber-Silizium-Lage bilden sich Filamente, die den Widerstand beeinflussen.

(Bild: Crossbar)

Prof. Wei Lu hat seine besonders einfach aufgebaute Zelle auch als Memristor bezeichnet. Im Wesentlichen besteht sie aus drei Lagen: Zwei Elektroden – eine aus Wolfram, eine aus Silizium – und dazwischen eine Schicht aus amorphem Silizium mit Silber. Liegt eine Spannung an, bilden sich leitende Filamente, die auch nach Abschalten der Programmierspannung erhalten bleiben. So ändert sich der Widerstand der Zelle.

Die einfache Struktur der Zelle und der niedrige Energiebedarf soll das Stapeln mehrerer RRAM-Lagen in einem einzigen Chip erleichtern. Pro Lage soll 1 Terabyte Kapazität auf einer Fläche von "weniger als 200 Quadratmillimetern" möglich sein – das wäre allerdings etwas zu groß für MicroSD-Speicherkarten.

Ein Crossbar-RRAM-Chip besteht aus mehreren Lagen mit Speicherzellen und einer CMOS-Lage mit Controller-Funktionen.

(Bild: Crossbar)

Wohl nicht ganz zufällig hat der NAND-Flash-Marktführer Samsung soeben angekündigt, die ersten NAND-Flashes mit dreidimensionalen, vertikal orientierten Strukturen in Serie produziert zu haben. Dieses 3D-V-NAND erreicht zwar keine Rekordwerte bei der Packungsdichte, soll sich aber ebenfalls besonders gut für mehrlagige Chips mit dann insgesamt hoher Kapazität eignen und robuster sein als andere MLC-Bauteile. (ciw)