Zwanzig Jahre Intel Pentium Pro: Eine Prozessorarchitektur von Dauer

Sie hat die Prozessorlandschaft maßgeblich verändert, die P6-Prozessorarchitektur des Pentium Pro, die RISC und CISC zusammenführte. Jetzt feiert sie ihr zwanzigjähriges Jubiläum.

Lesezeit: 4 Min.
In Pocket speichern
vorlesen Druckansicht Kommentare lesen 366 Beiträge
Von

O'zapft is, so hatte c't 1995 den Artikel zum Erscheinen des neuen Intel-Prozessors Pentium Pro vor zwanzig Jahren betitelt. Offiziell kam der zwar erst am 1. November 1995 heraus, er war aber schon vorab in diversen Systemen zu bewundern, auch in Deutschland ab Anfang Oktober. Das war jedenfalls gerade noch rechtzeitig zur Wiesn-Zeit (die allerdings 1995 nur bis zum 1. Oktober ging).

In den USA gehörte DEC mit zu den ersten Anbietern. Die Desktop Plattform Celebris XL mit 150- oder 166-MHz-Pentium-Pro bot gigantischen 16 MByte Hauptspeicher sowie eine 1-GByte-Harddisk. In Deutschland waren es unter anderem Vobis und Escom, die mit Pentium-Pro-Systemen aufwarteten. Eine ähnlich wie der DEC-Rechner bestückte Workstation von Escom "Abakus da Vinci" mit SPEA-Grafikkarte Mirage P64 kostete 6290 DM. Der OEM-Preis für den Pentium-Pro-Prozessor mit 166 MHz lag bei 1066 US-Dollar.

Mit dem Pentium Pro (P6) brach dann eine neue Ära im Bereich der Prozessor-Mikroarchitekturen an. Diese hat sich bis heute gehalten, denn auch die aktuellen Intel-Core-Prozessoren arbeiten nach den P6-Grundprinzipien. Architekturalternativen wie Pentium 4 oder Itanium sind hingegen gescheitert, nur der Atom konnte sich bei Intel eine Nische im Bereich der "leichten" Prozessor-Kerne erobern.

Die P6-Architektur entzog auch den damals tobenden Religionskämpfen zwischen Reduced (RISC) und Complex Instruction Set Computer (CISC) die Streitgrundlage. Bis dahin kämpfte die RISC-Armee mit den Heerscharen von DEC Alpha, ARM, SPARC, MIPS, PowerPC, i960 – gegen die CISC-Kontrahenten mit i486, Pentium, Motorola 680x0, VAX . Der Pentium Pro lag aber irgendwie dazwischen.

In den achtstufigen Decodern des Pentium Pro wurden die komplexen x86-Befehle zunächst in RISC-artige – wenn auch ganz schön große – Micro-Ops (µOps) übersetzt, die dann in einem für damals ungewöhnlich hohem Maße Out-of-Order ausgeführt werden konnten. Bis zu fünf µOPs konnte die Reservation Station parallel an die angeschlossenen Funktionseinheiten verschicken.

Zwei einfache und ein komplexer Decoder, der die Befehle aus dem Microcode-Sequenzer auslas und so bis zu vier µOPs pro Takt ausspuckte, sorgten für den Befehlsnachschub. Der Kern des Prozessors arbeitete also nach hocheffizienten RISC-Prinzipien, der äußere x86-Befehlssatz war aber weiterhin komplex und dadurch äußerst platzsparend. Das kam dem Hauptspeicher und insbesondere dem chronisch zu kleinen Platz im Instruktions-Cache zugute.

Das Blockschaltbild der P6-Architektur. Heute ist überall ein bisschen mehr, aber das Prinzip ist gleichgeblieben.

(Bild: Intel)

Die findige RISC-Gemeinde um ARM konterte aber und führte etwa drei Jahre später den komprimierten Thumb-Befehlsatz ein, der ebenfalls Speicherplatz schonte – vor allem in ROMs.

Ganz neu waren die Design-Ideen von Intel damals allerdings nicht, Firmen wie NexGen (später von AMD aufgekauft) und Metaflow hatte ähnliches in Arbeit.

Mit der P6-Architektur konnte sich das Team in Oregon rund um Fred Pollack, Justin Rattner, Glenn Hinton und Randy Steck endlich an den Kaliforniern um John Crawford und Pat Gelsinger rächen. Diese hatten zehn Jahre zuvor mit ihrem 80386 das in Oregon entwickelte riesige iAPX432-Team – mit bis zu 800 Mitarbeitern – locker ausgebootet. (Lesen Sie dazu auch den c't-Artikel: "Prozessgeflüster") Die Oregoner hatten daraufhin zwar erfolgreich den 960-Prozessor für den Embedded Markt designt, aber die Niederlage bei den Hauptprozessoren wurmte weiterhin.

Eine zündende Idee für was revolutionär Neues hatten sie allerdings nicht, die musste von außen kommen. Und so sah sich der General Manager der neu gegründeten x86-Abteilung in Portland, Randy Young, Anfang 1990 nach cleveren Geistern mit neuen Ideen um. Er stieß auf Robert (Bob) Colwell und David Papworth von der Firma Multiflow (nicht zu verwechseln mit Metaflow), die an einem VLIW-Design bastelten. Geradeheraus sagte er ihnen, worum es geht: "We're going to design an x86 chip to beat California, which is where the team is now that does all the x86 chips. I think we can beat them". Alles schön nachzulesen in the Oral History of Robert P. Colwell.

Ihr Boss war dann Intels erfahrener Team-Leiter Fred Pollack, der sich den Job aber leicht machen und einfach das Design der Firma Metaflow lizenzieren wollte. Zusammen mit Glenn Hinton überzeugten ihn die drei engagierten Architekten, ein viel besseres Design doch lieber selber auf die Beine zu stellen. Pollack sagte schließlich zu und entschied sich für Colwell als Projektleiter und Chefarchitekt.

Inzwischen war allerdings ein "Erzfeind" aus Kalifornien, Pat Gelsinger, mit im oregonischen Schiff – im Silicon Valley war es ihm für die Familie zu stressig und zu teuer. Er kam sicherlich auch ein wenig als Wogenglätterer und wurde dann Nachfolger des zu aufmüpfigen Randy Young. Der hatte sich mit den Headquarters überworfen, wo Andy Groves als CEO und Präsident, Craig Barrett als COO und Gordon Moore als Chairman of the Board wirkten. Ab 1992 war Gelsinger dann von Portland aus der Chef der Desktop Product Group, verantwortlich für alle Desktop-CPUs, -Chipsätze und -Hauptplatinen.

P6-Chefarchitekt Bob Colwell auf der Hot Chips 2013 zum Thema "Ende von Moore's Law"

Colwell hat das gesamte Projektmanagement der P6-Entwicklung dann später in dem Buch "The Pentium Chronicles" minutiös aus seiner Sicht beschrieben. Nett sind darin unter anderem die Passagen zum Thema Fremdfirmen. Namentlich drei wichtige Partner spricht er an: Microsoft, Compaq und Novell. In der Microsoft-Delegation zerfleischten sich aber die Windows-95- und WinNT-Abteilungen gegenseitig und konnten so nicht auf die Intel-Entwickler und neue Prozessorarchitekturen eingehen. Compaq monierte: "Um Gottes Willen keinen L2-Cache integrieren, dann haben wir ja nichts, um uns vom Mittbewerb zu unterscheiden!" Und Novell war der Auffassung, schnellere Prozessoren brauche ohnehin kein Mensch.

Als der Pentium Pro dann am 1. November 1995 herauskam, war der L2-Cache nicht wirklich integriert – aber immerhin mit im Gehäuse, was seine rechteckige Bauform begründete. Den Cache gab es in zwei Größen mit 256 und 512 KByte, bestehend aus 15,5 beziehungsweise 31 Millionen Transistoren.

Der Größere der beiden Caches wurde genauso wie der Prozessor selbst (mit nur 5,5 Millionen Transistoren) im neuen 0,35-µ-Prozess hergestellt. Der 166 MHz-Typ verbrauchte knapp über 30 Watt. Er war zwar schneller als der kalifornische Pentium, aber die versprochene doppelte Performance gegenüber dem Pentium P54C-133 konnte er lediglich im Integer-Bereich einhalten.

Der Takt des Pentium Pro wurde in der Folge auch nur marginal auf bis zu 200 MHz gesteigert, dann kam schon sein Nachfolger, der Pentium PII mit dem wieder ausgelagerten L2-Cache, der aber über einen extra Bus angesteuert wurde und der ein großes Slot-Modul erforderte. So wurde der alte Pentium Pro bald schon von schnelleren Pentium-P55C-Versionen mit bis zu 233 MHz überholt. Für den Sockel 8 des Pentium Pro gab es allerdings im Sommer 1998 ein Goodie: ein Pentium-II-Overdrive mit MMX und bis zu 333 MHz Takt.

Performance des Pentium Pro im Vergleich zur Konkurrenz

Aber auch die außerhäusige Konkurrenz schlief nicht. Insbesondere hielt auch AMDs K6-Generation (mit dem aufgekauften NexGen-Design) kräftig und erfolgreich dagegen. Dirk Meier und Jim Keller von DEC brachten die leistungsfähigen Alpha-21164 und -21264-Prozessoren – bevor sie dann zu AMD wechselten und dort den Athlon schufen, der später dem Pentium 4 den Garaus machte.

Die P6-Architektur lebte dann aber, mit kurzer Unterbrechung durch den Pentium 4, weiter, erweitert um SSE, SSE2, SSE3, SSE4, AVX, AVX2 usw. Sie sind im Pentium II, III, Pentium-M und den Core-Versionen, bis hin zum aktuellen Skylake zu finden.

Die P6-Architekten Hinton und Papworth haben immer noch Einfluss auf die Entwicklung, arbeiten sie doch auch heute noch als Fellow bei Intel. Bob Colwell und Fred Pollack hingegen zogen es vor, nicht unter CEO Craig Barrett bei Intel zu bleiben. Der wollte unter anderem ihre sehr skeptische Meinung zum Itanium gar nicht erst hören und so verließen beide 2001 die Firma. Colwell ist jetzt bei der DARPA als Microsystems Technology Officer; Fred Pollack ist im Ruhestand, arbeitet zwischendurch aber als Analyst und Berater. Sie alle werden sicherlich am 1. November eine schöne Flasche Oregon Champagne aufmachen – auch wenn der zumeist aus dem Willamette Valley (Codename des ersten Pentium 4) kommt. (as)