c't 11/2017
S. 41
News
Technische Software

Automatisierbare 3D-Scan-Software

Mit geänderter Hintergrundfarbe und Farbverlauf soll Artec Studio 12 das Betrachten von 3D-Objekten angenehmer gestalten.

Artec Studio unterstützt den Anwender beim 3D-Scannen und erzeugt aus den gewonnenen Daten ein 3D-Modell. Die darin enthaltene „Intelligente Hintergrund-Auswahl“ soll Anwendern mit seiner überarbeiteten Bedienoberfläche und Automatisierungsfunktionen besonders komfortabel zur Hand gehen. Das Werkzeug soll automatisch zwischen dem Objektträger und dem darauf befindlichen Scanobjekt unterscheiden können.

Für den Artec-Scanner Eva kann das Programm nun automatisch die Empfindlichkeit einstellen. Das soll insbesondere dabei helfen, Problembereiche wie schwarze oder glänzende Objekte oder besonders filigrane Partien wie Haarschöpfe zu digitalisieren. Dank neuer Algorithmen soll Artec Studio 12 bis zu 10-mal so schnell mit der globalen Registrierung fertig werden – das ist der Prozess, in dem alle Teil-Scans zusammengesetzt und in einem einheitlichen Koordinatensystem lokalisiert werden.

Laut Hersteller erkennt die Software schon beim Scannen, welche Daten unnötig sind und verwirft diese, um bis zu 10 GByte Platz im Arbeitsspeicher zu sparen. Beim Speichern der Scans auf der Festplatte hilft ein neuer Kompressionsmodus, die Größe der Dateien auf die Hälfte bis zu einem Drittel zu reduzieren. Außerdem kann man das Programm neuerdings auch mit der 3D-Maus von 3Dconnexion bedienen. (hps@ct.de)

Mechatronik im Teamwork

Eplans Kommunikationsplattform Syngineer für interdisziplinäre Entwicklungen integriert sich über Zusatzmodule in die beteiligten MCAD-, CAE- und SPS-Anwendungen. Syngineer bildet dann die mechatronische Struktur einer Anlage in der Cloud ab, sodass man sie im Teamwork von mehreren Standorten aus in Echtzeit bearbeiten kann. Ersetzt ein Entwickler beispielsweise einen Motor durch ein anderes Modell, bekommen die Elektrotechniker und Softwareentwickler automatisch eine Überprüfungsaufforderung. Durch diese Vernetzung können bisher sequenziell ablaufende Entwicklungsschritte teilweise parallelisiert werden, was den Konstruktionsprozess deutlich verkürzen soll. (Mathias Poets/hps@ct.de)

IC-Designchecks mit Hunderten CPUs

Das Pegasus Verifizierungssystem, Teil der „Cadence Digital Design und Digital Sign-off Suite“, dient zur Überprüfung von IC-Entwürfen aufs Einhalten von Design-Vorgaben (Design Rule Check). Laut Hersteller reduzieren sich IC-Entwicklungszyklen beim Umstieg auf das neue Prüfwerkzeug von Tagen auf Stunden. Maßgeblich dafür ist die massiv parallele Architektur, bei der die Rechenleistung auf Systemen mit bis zu 960 CPUs annähernd proportional zur Prozessorzahl zunimmt. Wer die Suite in der Cloud betreibt, kann die Konfiguration der einzelnen Server aus der Ferne optimieren und auf erprobte Sätze von Prüfvorschriften zurückgreifen, sodass die Suite laut Hersteller nur geringen Einarbeitungsaufwand verursacht. (hps@ct.de)

Kommentieren